当前位置:首页 >> 技术文章 >> 正文

高压LDMOS功耗的分析与设计

【来源:《半导体技术》】【作者:吴秀龙,陈军宁,柯导明,孟坚】【时间: 2006-12-13 9:02:44】【点击:


1 引言

对于功率器件,功耗的大小以及功耗的分布情况对器件性能有着重要的影响。功耗增大使得器件发热量增加,温度上升,导致器件的可靠性变差 [1]。在高压集成电路中,横向功率器件LDMOS应用非常广泛,它具有良好的短沟道特性,通过RESURF技术可以得到很高的击穿电压,而且它具有负的迁移率温度系数,负反馈使过大的局部电流不会形成像双极型器件那样的二次击穿,安全工作区宽,热稳定性好,容易与CMOS电路集成[2]。但是LDMOS 结构复杂,进行电路设计时没有现成的SPICE模型可以使用 [3]。在高压集成电路设计中, LDMOS的功耗比较大,散热也比较困难,如果不考虑温度效应,设计出的电路将无法正常工作。由于LDMOS一般工作在饱和区,其电流基本保持不变,所以 LDMOS的功耗主要取决于电阻的大小。本文利用二维半导体器件模拟软件MEDICI对LDMOS的功耗进行了分析,采用分段模型计算了高压LDMOS各部分电阻值以及总电阻值 [4-5],并讨论了电阻值随外加偏压以及器件结构参数变化的情况。

2 高压LDMOS的结构

在高压集成电路中,LDMOS一般采用带有n 阱漂移区和场极板的结构,结构如图1所示。该器件的源区和漏区掺杂浓度为1×10 20 cm-3, 结深为0.5μm;衬底掺杂浓度为1×1015 cm-3,p阱掺杂浓度为1.5×1017 cm-3,结深为1.5μm;漂移区掺杂浓度为7.5×10 16 cm-3,结深为2μm,长度为7.5μm;沟道长度为1.5μm,场极板为2.5μm,栅氧化层厚度为20 nm,场氧化层为500 nm。

要了解器件各部分的功耗,可以先算出各部分的电阻,再根据公式P=I2R 算出功耗,这样就把功耗计算的问题转化为电阻计算的问题。由于此结构的漂移区是一个阱,阱的底部和左侧都是耗尽层,而且场极板对漂移区电阻也有影响,所以漂移区电阻的计算非常复杂,很难用解析的方法算出,即使能算出来也是非常繁杂的一串表达式,看不出电阻和结构参数以及外加电压的直接关系,不能给实际的设计工作起到指导作用,因此我们采用数值模拟软件MEDICI对此结构的高压LDMOS各部分电阻进行了模拟 [6]。

对图1结构的LDMOS进行模拟,其电流和电场等位线如图2所示。为了让数值分析的结果可以和解析结果进行比较,在数值分析中也采用与分段电阻模型类似的分析方法。LDMOS的电阻分为沟道电阻R ch和漂移区电阻Rd,而漂移区电阻又分为扩展电阻 Rsp、薄层电阻Rsh 和接触电阻Rco,如图3所示,其中接触电阻很小,相对薄层电阻可以忽略,下面的讨论将两者放在一起。扩展电阻包含沟道末端与漂移区之间的耗尽层电阻,其导电机理很复杂,所以特别列出来,便于使用解析方法求解时进行比较。当栅源电压为5 V、漏源电压为80 V时,器件工作在饱和区,MEDICI模拟出整个晶体管的电势分布(图4),电流为19.9 mA,沟道电阻为377Ω,扩展电阻为1331Ω,薄层电阻为2312 Ω,总电阻为4020Ω,这样可以算出器件的总功耗为1.6 W,沟道区的功耗只有0.15 W,漂移区的功耗为1.45 W,LDMOS的功耗主要是在漂移区。从图4中可以看出,当漏源电压为80 V时,到达沟道末端时电压只有9 V,说明漏压主要降落在漂移区,这样器件就不容易被击穿,所以此结构的LDMOS击穿电压比普通MOS高很多,适用于高压集成电路;漏端有一段电势几乎没有变化,这段漂移区未被场极板覆盖,漏源电压主要降落在场极板覆盖下的漂移区;扩展电阻约为薄层电阻的一半,但扩展电阻的长度短很多,说明扩展电阻部分的电阻率比薄层电阻率高。漂移区电阻很复杂,下面将详细讨论。

 
 

3 结果与讨论

LDMOS的功耗随着外加电压和器件结构参数的改变会发生很大的变化,这是因为高压器件一般工作在饱和区,其电流变化很小,但器件的电阻随着外加电压和器件结构参数的改变会发生很大的变化。所以要仔细研究LDMOS电阻变化的情况。对于图1的结构参数,每次只改变一个参数,观察电阻的变化,就可以知道各个参数对电阻的影响。图5给出电阻随漏源电压变化的情况。从图中可以看出,漏源电压 Vds很小时,器件工作在线性区,LDMOS的各部分电阻都很小,沟道电阻与漂移区电阻差不多大小;当Vds> Vg-Vt时,器件进入饱和区,漏源电压从20V增加到110V,漏源电流只增加了2 mA,几乎没有发生变化,所以总电阻随着Vd 的增大而迅速增大,沟道电阻和漂移区电阻都会增大,但沟道电阻占总电阻比例减小,漂移区电阻增加很快,漏源电压主要降落在漂移区。


栅源电压也是影响LDMOS工作状态的一个重要参数,图6给出了电阻随栅源电压变化的情况。当栅压小于开启电压时,MOS管中只有很小的亚阈值电流,表现出很大的电阻,MOS管处于关态。例如V g为0.5 V时,即使Vds达到80 V,电阻仍然有25MΩ,由于数值太大在图6中没有示出。当栅压大于开启电压时,MOS管导通,随着栅压增大,电阻减小很快,栅压对电阻的影响很大,电阻与栅压成反比。

LDMOS中加场极板是为了提高击穿电压,图 7(a)和(b)分别给出了LDMOS工作在线性区和饱和区电阻随场极板长度变化的情况。

从图中可以看出,LDMOS线性区的电阻比饱和区小得多,在线性区场极板长度变化时,电阻值都不发生变化;在饱和区,随着场极板加长,电阻值略有增加。通过模拟发现,场极板越长,扩展电阻扩展越宽,但电阻值几乎不变。场极板下面的漂移区是主要的承受漏源电压的区域,场极板越长,承受漏源电压的区域就越长,这样漂移区的场强就会降低,提高了击穿电压,同时电阻几乎没有增加,在场极板末端有一个场强的尖峰值,器件击穿经常发生在此处。

漂移区电阻是LDMOS电阻最主要的部分,图 8(a)和(b)分别给出了LDMOS工作在线性区和饱和区电阻随漂移区长度变化的情况。从图中可以看出,无论在线性区还是在饱和区,改变漂移区的长度对电阻的影响都很小,随着长度的增加,电阻略有增大,这是因为此结构的漂移区工作在非全耗尽状态下,漏源电压主要降落在场极板下面的漂移区,所以改变漂移区的长度对电阻和击穿电压的影响都不大。

下面改变漂移区掺杂浓度,电阻值变化情况如图9所示。图中给出的是饱和区Vd=80 V时电阻随漂移区浓度变化值,可以看出LDMOS的电阻与漂移区浓度有密切关系,当Nd降低时,总电阻增加,但沟道电阻反而减小,漂移区电阻增加很多;N d增高时,总电阻降低,但沟道电阻反而增大,漂移区电阻减小很多,即漂移区电阻的变化趋势与总电阻相同,沟道电阻的变化趋势与总电阻相反。

4 总结

通过上面的分析,我们可以得到以下结论:

⑴漂移区电阻大于沟道电阻,尤其在饱和情况下,漂移区电阻比沟道电阻大很多,LDMOS的功耗主要是在漂移区,在漂移区中扩展电阻的电阻率高于薄层电阻,故扩展电阻区域的功耗和发热量会较大,也就是说在器件沟道末端的发热量比较大。

⑵LDMOS的电阻与外加漏源电压、栅压、漂移区浓度关系密切,与漂移区长度、场极板长度关系不大。因此在设计LDMOS时要重点考虑它的工作电压和漂移区的掺杂浓度。

⑶通过模拟还发现,LDMOS承受漏源电压主要是场极板下面的场极板部分,增加场极板的长度会使漂移区的电势、电场分布发生变化,使承受漏源电压的部分变长,降低了最高电场,提高了击穿电压,同时增加场极板对电阻几乎没有多少影响,可以缓解击穿电压与导通电阻之间的矛盾。


下一篇:没有了
最新文章
高压LDMOS功耗的分析与设计
利用Gerber文件提高电子组装
质检总局2006年第10号公布的
一种低成本的硅垂直互连技术
HDI板,HDI电路板
用于VCSEL与光纤对准的新型集
防静电行业标准
谈焊膏的工艺性2
谈焊膏的工艺性1
铌酸锂声表面波SMD的全陶瓷封
BGA修理:确保工艺控制并节省
控制抛料
PCB外层电路的蚀刻工艺
PCB“手指印”的危害及避免方
基于S3C2410的GPS通讯的实现
热点文章
IPC标准
《IPC-9850表面贴装设备性能检
欧盟双指令(WEEE/ROHS指令案)
IPC技术标准目录之 电 子 组 装
如何有效控制湿度敏感器件
焊锡膏使用常见问题分析
IPC-9850表面贴装设备性能检测
现代PCB测试的策略
高密度封装进展(之一)
CSP引发内存封装技术的革命
BGA封装形式对再流焊效果的影响
线路板装配中的无铅工艺应用原
线路板装配中的无铅工艺应用原
线路板装配中的无铅工艺应用原
线路板装配中的无铅工艺应用原