[设为首页] [加入收藏[繁体中文]
SMT易网技术频道

  当前位置:首页 >> 技术文章 >> 电子技术 >> 正文

基础知识 SMT工艺 技术交流 无铅专题 焊接技术 PCB工艺 行业标准 品质管理 电子技术 封装技术

晶体管倒装芯片微型化技术的探讨

【来源:《半导体技术》】【编辑:吴振江】【时间: 2006-4-27 9:35:12】【点击:

摘要:微型倒装晶体管是电子产品微小型化的必然要求,对微型倒装晶体管的制造及工艺进行了探讨

关键词:倒装晶体管;芯片;框架

中图分类号:TN32 文献标识码:A 文章编号:1003-353X(2006)02-0146-03

1 前言

随着手表手机、照相手机等微型电子产品的发展,对晶体管微小型化的要求也越来越高,在保证一定性能及可靠性前提下,越小越好,传统的用金丝作内引线互连的工艺已不能满足要求。因此,用芯片倒装、凸点互连、把芯片与引线框架直接连接的倒装晶体管便成为必然趋势。

如图1(a),目前国内现有水平的SOT-723封装的晶体管,引线框厚度为0.1mm,芯片厚度要求0.1~0.15mm,金丝弧高0.15mm,为保证可靠性,上下塑封体厚度均不能小于0.07mm,因此总厚度很难达到0.5mm。另外金丝在横向(水平方向)有跨度,两边各为0.3mm左右,因此SOT-723(黑体尺寸为1.2mm×0.8mm×0.5mm)的管子很难生产。

采用芯片倒装工艺,如图1(b)和(c),由于没有金丝弧高与弧宽的限制,塑封体可做得很薄,框架厚度0.1mm,芯片厚度0.1mm左右,凸点厚度0.05mm,塑封体上下厚度0.15mm,总厚度可做到0. 45mm,水平方向,无弧宽限制,在尺寸为1mm×0.8mm×0.45mm(本文称SOT-923)黑体中,可装0.8mm ×0.6mm的芯片,类似晶体管的芯片尺寸封装。

倒装晶体管的难点主要在芯片制造上。芯片制造主要有两个问题:一是减少饱和压降,改善晶体管的电流特性及散热特性;二是芯片上凸点的制作。本文就上述两个问题,进行讨论。

2 集电极电流性能的改善

一般双极型晶体管的芯片是在一高浓度n +单晶片上,做一层n型外延层,在外延层上先用B离子注入的方法做一个p型基区,同时形成集电结,然后在基区内一特定范围磷扩散,形成n +发射区及发射结,如图2所示。然后正面蒸铝,反刻铝形成发射极E,基极B,背面做多层金属形成集电极C。晶体管在工作时,发射结加正向电压,集电结加反向电压,发射区的电子扩散到基区,受集电结反向强电场吸引,进入集电区,垂直流过只有10 mm厚的外延层,便到高浓度低电阻率的衬底n +区,从集电极流出(电流方向同电子流方向相反),因此有良好的电流特性及散热特性。而倒装晶体管,发射极,基极,集电极三个电极都是从芯片表面引出的。如图3所示,倒装晶体管发射的电子,按箭头方向流动(电流方向相反),大部份越过集电结后,要通过长距离的横向流动,然后再流向表面集电极。由于集电区外延层是高阻的,比衬底电阻率高1000倍,电流通过时阻力比较大,因此电流性能比较差。同时集电结的热量也必须从表面集电极引出,且集电极接触面积比图2芯片背面集电极小得多,因此散热性能也比较差。

 

有一种新工艺,采用深结穿通外延层的扩散工艺,可以改善倒装晶体管芯片的电流特性与散热特性。如图4所示,在集电极引出部位下面,先进行高浓度n+磷予扩散,把n型外延层扩穿,使集电极与n+衬底连通起来,形成形状近似于一个无盖长方体容器全部内壁的n+等电位层。这个等电位层即为集电极,电子流动可以认为是阻力很小的,电子可以同原先一样,先就近到达基区底部衬底,然后迅速流到表面集电极流出(参见图4中箭头流动方向)。

3 微型倒装晶体管的设计考虑

(1)微型倒装晶体管,本文晶体管型号为 DZ8050,设计尺寸为1mm×0.8mm×0.45mm的黑体(SOT-923)中。

(2)DZ8050倒装晶体管,其主要参数为,最大集电极电流ICM=1.5A,集电极-发射极最大反向击穿电压BVceo>25V,集电极-发射极间反向饱和压降Vces<0.5V,共发射极静态电流传输比 hFE在100~300之间。

(3)DZ8050芯片尺寸为0.8mm×0.6mm,如图5所示,为6条条状发射极结构。

(4)为了更有效利用芯片面积,DZ8050管脚排列与一般SOT-23系列的管脚排列有些不同,集电极在芯片的一侧引出(如图6所示)。


4 主要工序工艺流程

DZ8050微型倒装晶体管,其制作过程,大部分工艺,沿用一般双极型晶体管工艺。

(1)硅外延片准备:采用n/n+ 掺砷外延片,外延片电阻率ρ为2.3~3Ω·cm,外延层厚度 W1为12~15μm,外延片厚度W为370μm±20μm。

(2)预氧化:因预扩散要把外延层扩穿,深度深,因此作为扩散掩蔽膜的氧化层应比较厚,采用水汽氧化,湿氧+干氧的方法。

(3)预光刻:刻出集电极环状区域。

(4)预扩散:在集电极环状区域范围内,高浓度磷扩散,扩穿外延片外延层的厚度,使环状区域的n +与集电区衬底n+连通起来,形成n +高浓度等电位区域。

主要工艺条件为1150℃磷扩散,时间6~10h,结深15~18μm。

(5)一次光刻:刻基区,虚线框范图内为基区。

(6)硼离子注入:用离子注入的方法,形成 P型基区及集电结,结深Xjc=3μm。

(7)二次光刻:刻发射区窗口,DZ8050采用6条发射极条状结构(见图5)。

(8)发射区扩散:采用POCL3 液态源作发射区磷扩散,形成发射区及发射结,X je=2μm。

(9)CVD:为了提高晶体管的可靠性及稳定性,在做金属化层之前进行氮化硅表面保护钝化工艺。

(10)刻引线孔(电极孔)用等离子刻蚀的方法,同时刻出发射极、基极、集电极引线孔。

(11)蒸铝:蒸发一层厚度为1.5μm的铝层,准备作金属电极用。

(12)电极反刻:把集电极、基极、发射极,三个铝电极刻蚀出来。

(13)凸点制作[1]:

a.圆片芯片涂光刻胶;

b.圆片光刻刻出AL焊区窗口;

c.圆片第一次浸锌,铝与镀层金属锡合金形成的镀层金属是疏松的,必须先浸锌,浸锌是在强碱性的锌酸盐溶液中进行的,在去除AL焊区金属表面的氧化层的同时化学沉积一层锌,既可以防止氧化层的再生成,又可以作为粘附层,在其上化学镀其他金属;

d.芯片二次浸锌,第一次浸锌形成的结晶较粗大而疏松,应局部去除,以使AL表面呈现均匀细致的活化状态,裸露的颗粒就成为再次浸锌的晶核,故所得二次浸锌层更加致密、均匀,从而增强了与AL的结合力,第一次浸Zn层可用硝酸退除,经去离子水冲洗后在二次浸Zn液中再次浸Zn;

e.化学镀Ni

先化学镀Ni,厚度为20μm,作为中间过渡层,化学镀时Ni沉积在电极处Zn层上面;

f.化学镀锡合金,沉积在Ni电极之上,厚度为20μm;

g.圆片去胶,因电极以外的区域,是光刻胶保护着的,去胶时,除电极处外所沉积的金属全部去掉,只有电极处形成铝,锌,镍,锡合金的凸点;

h.圆片凸点形成。

(14)硅片减薄:因制作凸点,圆片不能过薄,因此减薄只能放在凸点制作后进行,要求硅片厚度减薄到0.1mm左右。

(15)划片:把一个个管芯分割开来。

(16)倒装焊接:用倒装焊接机同时完成三个凸点与框架焊区的焊接。

(17)封装;用包封压机注入塑料树脂把组装好的管子包封起来。

(18)切筋;把封装好的管子一只只分离开。

(19)测试:用自动测试机测试管子的电参数,合格品编带,淘汰不合格品。


·最新文章·
 
·热点文章·
·其他相关文章·
上一篇:电磁兼容的设计方法介绍(一)
下一篇:电磁干扰的诊断步骤(一)