解决问题
所有这些问题都难以应对。而工程师们认为问题的解决虽不容易，但也不是没有可能。有些工作室就在处理这些问题，我们可以看看未来 SoC 集成模拟块是什么情况。一种策略是将模拟 IP 封装在一个纯数字封套内。这种技术可以在系统级将模拟块建模成数字块，然后在物理设计时将其看作普通的硬 IP。该方法需要将设计的整个模拟部分装入一个块内，或至少在各模拟块之间只存在数字连接。另外，它还要求你对隔离要求有足够的关注，并且可以采用一组指导进行块的集成，消除注入噪声影响电路性能的可能因素。而这又意味着要使用传统的设计技术。英飞凌技术公司 ASIC 业务高级经理 Wolfgang Meier 称：“模拟构建块的概念是可行的，但它必然会有更大功耗、面积以及较差的性能。”
这些条件在 ASIC 领域中可能并不完全现实，但在另一技术中则可以存在：微控制器。此时，模拟性能也许不是一种差异因素，而长期使用单一模拟库的经验则能够完善集成工艺，使之更流畅。Silicon 实验室就是这种情况。Silicon 实验室技术副总裁 Douglas Holberg 称：“传统上模拟电路是 100% 手工布线。但我们的原则是要利用重用性。今天，我们可以用一种插入模型，有效地重用 8位甚至 16位的数据转换块。集成者必须透过接口级理解块，他必须理解我们块组装方法中的高级过程，例如如何使一信号通过某个电源边界或跨越时钟区。我们使用像深 N 阱这类技术，尽量使块看起来像是数字化的。”
但是，这一结果就是交钥匙式重用吗？Holberg 说：“开始只因为我们有模拟专家介入才有效，专家的作用是防止集成者将块打破。”而现在这一技术已能够实现交钥匙式重用。
一种ASIC方案
当你不能解调模拟块以提高集成度时会发生什么事？此时，模型通常会成为一种大量辅助的 ASIC 设计。在传统的数字 ASIC关系中，客户会给出一个经验证的网表，而 ASIC 工作室完成物理设计与提取。同样，在混合信号 ASIC 中，客户也可以从 ASIC 供应商的库中获得相对简单的模拟块功能模型。客户可以用混合信号仿真工具确认这些块的行为，然后供应商的设计团队（具备丰富的模拟设计技能）会负责将模拟功能集成到设计中。
这正是 AMI 半导体公司使用的方法。该公司拥有一个丰富的模拟功能块库，并为客户提供模型。当客户认可网表（包括模拟功能）后，AMI 的团队会接手完成集成化工作。这些过程可能并不包括精确的插入组装。AMI 混合信号产品总监 Ryan Cameron 解释说：“我们有能力提供一个丰富的模拟块库。所以，我们几乎不必从一张白纸开始。但结果也不仅仅是一次插入。除了简单的块以外，在集成过程中，模拟电路都可能要作某种程度的修改。”这种情况意味着高级模拟设计师必须参与到过程中。
AMI 尝试使用一种多路设计流程，其中行为建模工程师与客户一起工作，根据芯片级仿真制定结构与块规范。他们还必须定义模拟管脚的波形、包络以及转折情况下的行为。同时，电路设计者从库中取出块，修改并使之符合芯片级规范。理想情况下，两者会折中契合；然后设计者会调整各个块，使之符合芯片设计需求，并将芯片结构调整到需要最低限度的新模拟设计。据 Cameron 讲，块的改造过程有两个地方最容易出现问题：初始化序列（尤其是对高压块），以及板级环境的细节。
其它设计者也同样重视集成化过程中芯片级与电路级设计者之间的沟通。Actel 公司获得了很多模拟 IP，并集成到自己的混合信号 FPGA 系列产品中。这种获取要对 Actel 部件做很多工作，将模拟块组装进一个具有基于闪存逻辑阵列和 I/O 电路的芯片中，使各个块保持可配置性，而且不打破它们。
未来可能性
那么，是否混合信号 SoC 的块组装方法就得依赖公司后屋的那位模拟专家？现在的回答可能是肯定的。但我们也看到了一些变化，它们导致了某种不同。一个变化是混合信号设计环境的功能正在日益强大。当我们能够通过少数测试芯片，越来越精确地确定模拟块的特性时（包括灵敏度分析，而不只是功能和参数），就更可能针对集成中发生的问题对模拟块强化。另外还可能确定块及其周围环境的重要交互特性化并作仿真，这样就把这种分析从 Spice 域中移出来，而把工作交给速度更快、较少用户干预的混合信号仿真工具。但是，用于 sign-off 质量噪声建模与分析的工具还有问题。一家 EDA 供应商的营销总监承认：“我们在这个领域还有很多工作要做。现在的工作只是在大学层次上开展。”
另外一个重要变化也正在发生：模拟电路受数字控制的程度越来越高。例如，Actel 的工程师用闪存的一个表，对该公司器件的片上 RC 振荡器作电压和温度的补偿。AMI 经常在设计过程的早期就把相当数量的数字可编程能力装入模拟块中，而当器件从早期硅片进入完全量产时再将大部分收回（图 4）。这样，AMI 就可以使用非易失存储器对早期器件作调整，以满足规范要求，随着公司对设计有更深入的理解，它再撤走这些调整电路，以改善芯片面积的利用。
这种调整能力可能像控制电阻器或电容器网络中的 MOSFET 开关那么简单。它可能是大规模的，像射频功率放大器中的接通、断开级，如 ZMD 对它的单片 ZigBee 传感器接口器件的线性功率放大器所做的那样。或者可能意味着从数字微调信号驱动一个 DAC 以偏置一个结点。
现在，这类技术主要用于早期硅片版本和测试芯片中，如 AMI采用的，或用于解决固有的模拟问题，如单芯片手机中的 90 nm 射频放大器。但是工程师也可以用这些调整技术辅助完成集成工作。设计者可以确定模拟块中的点，以证明它对外部环境的变化最敏感，使它们成为能够进行数字调整，设计者可以在集成过程后（甚至制造后），在性能、功耗以及噪声抑制能力方面作出折衷。这种方案可以让一个相对较年轻的设计团队，轻松实现一个可配置模拟块，完成出带，然后在工程样片上用配置位作试验，让该块正常工作。这种简单的方案可以扩展设计者用于组装的块范围。这种策略可能在任何情况下都有用，因为小于 130 nm 几何尺寸的工艺会有差异。
于是，模拟块可以是 SoC 设计中的黑盒子，只是它们要简单，或者你的 ASIC 供应商有足够的模拟支持人员。但未来的情况则可能会发生惊人变化。
Actel www.actel.com
AMI Semiconductor Inc www.amis.com
Analog Devices www.analog.com
Cadence www.cadence.com
Infineon Technologies www.infineon.com
Knowlent www.knowlent.com
Silicon Laboratories www.silabs.com
Wolfson Microelectronics www.wolfson.co.uk
ZMD www.zmd.de
|
