|
1 引言
随着信息技术发展和超大规模集成电路的应用，印制电路板越来越复杂，多层板（MCM）设计越来越普遍，芯片制备工艺中大量使用各种表面贴装元件和球阵列封装元件，芯片管脚数目和管脚密度不断提高，使得基于物理探针的传统测试技术难以为继。1987年联合测试行动小组（JTAG）提出的边界扫描测试被IEEE接纳，形成JTAG标准 [1]。该标准用插入边界扫描结构的全新技术和方法，解决了芯片测试技术的瓶颈问题，受到了全球测试业界的广泛认同和支持，许多主流公司的IC芯片均支持边界扫描机制。边界扫描技术不但芯片故障定位方便，测试效率高，控制逻辑简便，而且易于实现。
本文介绍支持JTAG标准的芯片结构，以PC 机作为边界扫描测试向量生成和故障诊断的基础，针对由两块芯片互连的PCB板，就其测试总线的故障诊断策略的实现方法进行讨论，并且通过了实验验证。
2 支持JTAG标准的芯片结构
边界扫描技术的核心是芯片的I/O引脚与内核电路之间设置了边界扫描结构。JTAG标准定义了一个4-wire串行总线[2]，并且通过该总线访问边界扫描单元，达到测试芯片内核与外围电路的目的。图1给出了支持JTAG标准的芯片结构体系。图1中，扫描结构由测试存取通道（TAP）、边界扫描寄存器（BSR）、TAP控制器、指令寄存器（IR）和辅助寄存器组成 [3]。TAP是边界扫描测试的核心控制器，它与总线TCK同步工作，并响应总线TMS产生时钟信号和控制信号，将指令装入指令寄存器中；它还将测试数据从TDI端移入扫描链中，并从TDO端移出数据，执行测试功能，例如捕获数据、移位和更新数据等。
3 边界扫描结构测试总线故障诊断
3.1 测试系统组成
扫描链完整性测试是对扫描结构的测试总线故障的诊断，用于检测边界扫描电路本身的完整性。测试系统由主机（PC机）、测试仪和实验PCB板组成，测试仪通过标准口（RS232）与PC机连接，通过串行标准信号电缆与PCB上的测试存取通道TAP相连，如图2所示。
PCB板上两块Xilinx公司的xc9572 pc84芯片互连，芯片符合IEEE1149.1的JTAG接口，具有84个外部引脚、4个JTAG引脚、5个VCC引脚、6个 VSS引脚、69个双向数据I/O引脚，xc9572系列芯片未实现异步复位信号TRST引脚，电缆不需要提供这一信号线。该器件的边界扫描寄存器有216个边界扫描单元，其中9个是internal属性的单元，其余207个单元由69组边界扫描单元组成 [5]。
IC1的1脚和3脚分别通过PCB板外部焊接的两根导线连接IC2的4脚和2脚。实验采用人为方法分别注入了短路故障、断路故障或者呆滞故障。在进行互连测试之前，必须对边界扫描结构的完整性进行测试，以确保扫描链正常工作。
3.2 总线测试内容与故障模型
边界扫描结构总线测试的内容包括：各芯片的测试总线（TCK，TMS，TDI和TDO）的开路故障、呆滞故障（s-a-0和s-a-1）和桥接故障。由于TDI，TMS两个信号线内部均有上拉电阻，所以它们的开路故障可归结为 s-a-1故障。
表1列举了在边界扫描结构完备性测试中，总线可能出现的6种桥接故障（TDI-TDO表示TDI测试线与TDO测试线相互桥接，下述类同），表2 列举了8种可能出现的呆滞故障[3]。
根据上述分析，在对各寄存器作功能互连测试的同时，加入能够检测各TAP端口信号故障的测试码，这样可以达到边界扫描结构完备性测试的目的。
|
