|
尽管互连尺寸在不断地等比例缩小，同时也会用到更加多孔的低k材料，工程师们还是在设法满足互连的可靠性规范。
VLSI电路，特别是高性能逻辑器件的不断等比例缩小，推动着对低k材料和铜互连的需求，以降低RC延迟、串扰噪声和功耗。随着尺寸的等比例缩小，特别击穿强度不如SiO2的低k材料的应用，制造可靠的多层互连叠层变得更为困难。电迁移（EM）、应力迁移（SM）和低k经时介电击穿（TDDB） 的可靠性寿命必须符合严格的要求。
尽管面临着挑战，有些人还是认为互连像以前一样可靠。BOC Edwards公司的首席技术官兼ITRS互连技术工作小组的联合主席Chris Case说：“现在，人们能更快地提升产品的质量，大约几个月的时间就可以将成品率提高到90％以上，而以前则需要一年到一年半的时间。部分原因在于铜互连技术的成熟以及人们对130nm和90nm器件的深入了解。”
几乎可靠性的各方面性能都随着等比例缩小而变得更难达到。美国德州大学Austin分校材料科学与工程系的Paul Ho教授说：“可靠性问题并不仅在于电迁移或应力迁移本身。还有其它一些由等比例缩小带来的固有问题，比如由更薄
的阻挡层和超低k介质所引起的工艺相关的缺陷，以及由芯片-封装交互作用所引起的界面分层等。”他还表达了对非常窄的双大马士革铜互连导线能否继续保持所需的竹节结构的担忧。“铜的微结构随着等比例缩小而发生变化，从而会降低铜互连的统计寿命，可推测到工作条件下的寿命也将造成显著的影响。业界很少考虑到这个问题。”
TDDB
当金属间介质层是SiO2时，TDDB很少存在问题。现在用低k材料来替代SiO2，TDDB变得非常关键。TDDB是指在持续施加高电压的条件下，将氧化物击穿所需要的时间。TDDB可以用来估计产品的寿命。
SiCOH是最广泛使用的第一代低k材料，它具有相对较高的介电强度（SiCOH：8-9 MV/cm，SiO2：11 MV/cm，聚合物电介质：3-4 MV/cm）等优点。因为SiCOH中只能包容低浓度的铜原子，这使它具有一定的抗介电击穿能力。然而，这只限于干燥的体材料薄膜。一旦SiCOH被集成并被曝露于等离子体或水中，就会形成灾难性的铜泄漏通道。
还有一种关于SiCOH介电击穿机制的新观点，它所指出的TDDB容限大于以前公认模型的预测值。Novellus Systems公司的主任工程师Glenn Alers强调：“过去人们采用线性外推法仅勉强地满足要求，但是如果采用平方根模型，获得的容限将会增大差不多两个数量级。”
这种新的电场加速模型是由IBM Microelectronics的Fen Chen依据大量的实验数据和失效分析结果提出来的。与目前广泛采用的两种主要的电场相关模型（E模型和1/E模型）相比，这种使用电场的平方根（√E）的模型，能够更好地与超过一年的TDDB数据相吻合（图1）。根据文献中的详细解释，√E与TDDB的相关性来源于SiCOH电介质薄膜在电场下的电流传导机制。据此，Chen及其同事提出了一个电子流量驱动、铜催化的TDDB模型。
该模型假定，从阴极注入的加速电子沿着SiCOH/覆盖层界面传输，遵循界面肖特基发射或Poole Frenkel传导机制。一些电子在大电场强度和高温条件下会被“热化”，然后与阳极的铜原子发生碰撞，而在它们到达阳极之后则会加速带正电荷的铜离子的产生。在电场的作用下，这些产生的铜离子会沿着一个快速的扩散通道（比如SiCOH/覆盖层界面）注入到电介质中。迁移的铜离子会与电子结合而变成铜原子。当SiCOH中的铜原子浓度达到临界水平之后，存在两种SiCOH击穿的可能性：铜原子形成团簇并连接起来形成一个直接的金属短接通路，或使局部的电介质层变薄而触发电学短路。或者扩散的铜原子会催化SiCOH的价键断裂反应，因为铜原子的尺寸相对较大，足以引起永久的SiCOH价键位移。通过阳极不断地提供铜原子，施加大的电场可以加速铜离子的产生，并且使它们向阴极的扩散得以加强。
Chen的研究结果还表明：
■ SiCOH TDDB对集成工艺的所有方面都敏感。
■ SiCOH击穿似乎遵循一个基于电化学的三步模型。
■ 电场、温度、湿度和被氧化的铜可以驱动铜的离子化。
■ 铜可能是沿着SiCOH/覆盖层界面迁移的（图2）。
因为失效发生在界面处，所以对界面的控制是研究的重点。Applied Materials公司Dan Maydan技术中心的副总裁Ken MacWilliams说：“鲁棒的界面总是能带来更大的可靠性容限。另外，因为互连导线变得越来越细，导线粗细的任何变化都会影响到电流密度，进而影响到可靠性。” MacWilliams还补充说电化学机械抛光（ECMP）工艺是控制凹坑、侵蚀和导线尺度均匀性的关键。
通过采用破坏性较小的刻蚀工艺和在淀积阻挡层之前进行下游等离子体预清洗，低k材料的损伤也能够得以控制。广泛用于图形化的硬掩膜也有助于控制电介质的侧墙粗糙度。
因为TDDB已经变得非常关键，低k工艺的优化主要集中于如何在整个工艺过程中保持材料的k值和机械/电学特性，以保证封装器件的可靠性。Alers说：“我们非常关注这些薄膜是怎样被钝化的，尤其是多孔的低k材料。而且在每块芯片的四周，工程师们都使用保护环来阻止这些薄膜吸收水分。”使用这种保护环的一个缺点是在划片过程中它可能会破裂。
除了需要折衷考虑电介质的机械强度和电学强度之外，因为热传导性较差，焦耳热对低k薄膜的影响也变得非常重要。当然上层的金属的温度升高得最多。大多数设计者不会使最大的电流密度超过0.5~2.0 MA/cm2，因为当电流达到2~3 MA/cm2时，会出现非常显著的焦耳热。
|
