电迁移
电迁移（EM）是指当导线内的电流密度很大时，由传导电子的动量转移所引起的金属原子迁移。在铜互连系统中，EM是由沿着界面和表面的扩散所引起的。这与铝/SiO
2系统有很大的不同，因为在铝互连中，电迁移主要是由沿着晶粒间界的扩散所引起的。铜互连具有双模失效的特点，包括由通孔底部界面处形成的空洞所造成的早期失效，和由导线内的空洞所引起的晚期失效。这种弱模式与铜/阻挡层界面的质量直接相关。
从集成的角度来看，深宽比很大的通孔被认为是双大马士革互连中最复杂的区域，而从可靠性的角度来看，有报道认为它也是最弱的链接。研究表明，由本征可靠性问题决定的EM寿命与线宽的大小成比例。而非本征EM可靠性问题则是由工艺相关的缺陷所引起的。这些问题往往与通孔阻挡层有关，当通孔阻挡层的粘附性、完整性、机械强度和均匀性较差时就会出现非本征可靠性问题。因此通孔工艺的最优化，包括通孔阻挡层的覆盖度、阻挡层的刻蚀和通孔的清洗工艺等，是受到重点关注的研究领域。Ho介绍说：“越来越多的证据表明，随着线宽和阻挡层厚度的减小，工艺相关的缺陷会带来越来越多的问题。”
非均匀的阻挡层覆盖度是导致EM早期失效的常见原因。物理气相淀积（PVD）阻挡层工艺会受到阴影效应的困扰，即阻挡层在通孔内的非均匀淀积。阻挡层的淀积量是PVD束流到达通孔侧墙的角度分布的函数。T I公司研究了不同的阻挡层淀积工艺对EM可靠性的影响。在他们所用的双大马士革铜测试结构中，低k电介质是有机金属硅酸盐玻璃（k=2.8），第一金属层（M1）和第二金属层（M2）的厚度分别为0.09和0.1mm，薄的钽金属层用作通孔侧墙和底部的阻挡层，而顶部覆盖层则是SiCN电介质。在不同的条件下进行EM测试：温度分别为250、275、300和325℃，而电流密度分别为1.0、1.5、2.0和10.0MA/cm2。只要电阻出现跳变就认为导线已经失效。一些失效是由阻挡层的非保角性覆盖所引起的，而造成非保角性覆盖的原因则是阴影效应。阻挡层的淀积量需要大于一个临界值以消除通孔阻挡层上较脆弱的地方。研究证明，阻挡层的最小厚度对可靠性的影响比平均厚度重要很多。
如果通孔底部的界面质量较差、扩散激活能较低，一个薄的空洞就会沿着通孔底部界面生长并很快地引起失效（图3b）。在电迁移机制的长时间作用之下，铜离子会沿着M1 Cu/SiCN覆盖层界面向阳极迁移，这是最快的扩散通道。而在阴极端，沿着通孔底部的Via 1 Ta/M1 Cu界面的迁移要慢一些，因为金属键合的激活能通常较高。空洞成核在Cu/SiCN界面和Cu/Ta界面的交界处（图3c）。如果在通孔的制造过程中增大氩气再溅射的时间，就可以得到贯通（两层金属）的通孔，即如图3d所示的锥形通孔。像图3a-c的平底通孔一样，锥形通孔也在同样的位置（图3a）出现了横跨整个导线厚度的空洞。Ki-Don Lee及其TI的同事由此得出结论认为，控制EM可靠性的关键因素是通孔阻挡层的覆盖度和通孔底部界面的质量。这些问题可以通过优化工艺来得到解决。
阻挡层的质量也可以通过获得更多的纳米晶体结构来加以改善。MacWilliams说：“我们进行了大量的研究工作，从而能够使薄至3-4nm的阻挡层具有与20nm的阻挡层相同的性质。阻挡层的较脆弱的地方，尤其是在拐角处，也同样被考虑到。”
为改善EM性能，有很多研究工作致力于改善铜导线和其上的电介质覆盖层之间的界面。例如NEC Electronics电子和Crolles2 Alliance分别开发出新的自对准CuSiN工艺以提高可靠性。开发这些工艺的目的是用来代替需要额外的预清洗和电镀步骤的选择性钴覆盖工艺。
简单地说，Crolles2（图4）和NEC的选择性氮化铜工艺都包括三个主要的步骤：通过还原性等离子体将氧化铜转化成铜；将铜暴露在硅烷气氛中，使硅扩散进入铜中；用含氮的等离子体来清除过量的硅并产生Si-N键合。然后用一种复杂的有机甲基硅烷源来淀积等离子SiC。
在由Philips Semiconductors的Laurent Gosset领导、来自STMicrolectronics、Freescale Semiconductor、Philips Research和CEA/LETI等公司的人员参与的研究工作中，对几种使用铜导线表面处理工艺的自对准阻挡层集成方法进行了比较。他们发现这种工艺能够为铜扩散和氧化提供更好的阻挡层，并提出其机制可能是因为工艺过程中会在改良的铜表面形成一层超薄的SiN薄膜。这种工艺最主要的优势在于，它与现有的等离子增强化学气相淀积（PECVD）工艺和设备直接兼容。
通过使用基线氨水预处理的基于SiC的阻挡层（k=3.5），Tatsuya Usami等NEC的研究人员实现的通孔EM寿命是SiCN阻挡层（k=4.9）的38倍，而零时介电击穿（TZDB）则增大为1.5倍。研究表明通孔EM性能的提升与CuO含量的降低有关，而TZDB的增大则与富氮
的界面有关。
CoWP覆盖层被证实能使EM的性能提高10-40倍。然而，这种工艺的可制造性和成本还无法保证其能够应用于生产中。Alers指出：“大家都承认钴覆盖层能够充分地提高电迁移的可靠性，但它需要额外增加一步工艺。增加这步工艺来提高可靠性的投资回报率表明它在经济上并不可行。”CoWP覆盖层在工艺集成方面也存在问题，比如可能引起泄漏电流问题的选择性损失。此外，对于悬置通孔的处理也存在问题。
还有其他一些可选择方案，比如铝覆盖层，它也许像CoWP覆盖层一样有效，但其开发时间还不够长。Ho介绍说：“业界一直在探索其它的覆盖层，而且有些似乎有用，但问题在于怎样有效地实际应用它们。”
虽然铜导线/覆盖层界面很重要，但它并非唯一需要考虑的界面。事实上，钴覆盖层等改良方法的优势随着等比例缩小而减弱。Case认为：“随着通孔尺寸的缩小，这些方法的好处不再那么明显，因为体积在变小，体积与表面积之比也在变小，从而使侧面也变得同样重要。”
应力迁移
随着尺寸的缩小，会使通孔中出现小空洞的应力迁移（SM）变得更为常见，因为只需更少的空位就会使通孔的电阻增大到不能接受的程度。一般来说，当中等大小的单根通孔连接到较宽的铜导线时最容易出现SM，但最近有报道说较窄的金属导线也会出现SM。空洞的形成主要是因为铜的热膨胀系数大于层间电介质。铜扩散进入电介质层的激活能比铝低，因此铜原子的扩散速率更高。
通常用于解决SM问题的方法是通孔加倍。Alers介绍说：“设计规则在应力迁移中扮演着重要的角色。人们倾向于使用设计规则不同的数百种应力迁移测试结构，从厚铜片到窄导线，以涵盖所有的可能性。”
未来的方向
到目前为止，可靠性问题还没有阻止IC制造商满足性能和上市时间的目标。但是等比例缩小在影响着EM、SM和TDDB的处理方式。
像功耗这样的问题有可能需要更为激进的解决方案。除了采用微流体冷却或微通道等措施外，可能需要更冒险地转向芯片冷却。目前PC和游戏芯片的通常工作温度大约是100℃，所以冷却对于可靠性大有好处。Case指出：“把芯片冷却到环境温度以下已经在超级计算机上得到应用，而且这种方法有可能会被应用到更主流的产品中。” |
