|
摘要：本文介绍了微电路的几种高密度封装，着重介绍当今最盛行的多芯片封装(MCP)、新的片内系统(SIP)及三维封装等，并指出这是一种实现片上系统的变通方法。
关键词：封装；高密度；多芯片；三维 中图分类号：TN305．94 文献标识码：A
推动微电子技术不断创新飞速发展的原动力无疑是电子装置的小、轻、便携、可靠、便宜的永恒要求。历史与现实均证明：实现这些要求的技术手段，不容置疑地是以半导体集成包括设计、制造、封装、测试、装配等为核心的新技术、新材料、新工艺的不断发展，甚至是革命性的突破。
半导体集成技术已成为微电子的基础，是其最活跃最有生命力而令人兴奋不已的一个分支；与之相适应的，微电子封装亦成为一个日新月异、欣欣向荣的工业领域。 微电子封装走过一段不寻常的历史。可分为四个阶段：二十世纪七十年代的双列直插(DIP)、引线键合、在印制板上通孑L连接；八十年代的表面贴装(SMT)；九十年代的焊球阵列(BGA)，最近的壳内系统或系统封装(SIP)。从观念上也发生了革命性的变化。如今，已从过去的单纯的封装壳体(PACKAGE)概念，演变成与被封装体不可分割的一部分，即成为半导体器件性能的组成部分--"封装"已渗透到被封装体内(称之谓PACKAGING)。 试想，大约30多年前，一个64kb的磁芯存贮器约有两个冰箱大；而今256Mb的芯片只有拇指甲大小。早期一个25mm2的硅片上只有一个晶体管；今天一个17mm2的硅片上含有50M以上的晶体管电路。当初，12．7mm的陶瓷模块有16只引脚，只能封装一个上述的单晶体管及几个厚膜电阻器；现在多层陶瓷模块大致为5×645．16mm2以上，可包含3千万-五千万个晶体管芯片且有3000只以上的引脚。最早装配板为线绕的双板对，今天已超过30层可有几个板对。互连技术从最初的16引脚25mm间距的模块到今天的32mmBG／L模缺有1．27mm引脚间距及42mmCGAR有1．00mm间距，而CSP及微型BGA的引脚间距约是0．5mm。 不难看出，这是一幅充满了进步、变革及革命的历史画卷。 高密度封装正是生长在封装历史巅峰的一朵奇葩。 1定义 对高密度封装目前尚无统一的定义，有人以I／0间距或互连间距来确定；有人则认为：任一封装壳体，只要它必须与芯片一起设计以完成所需的性能即属高密度封装。
2芯片-衬底界面 一般，芯片封装时需先装在衬底上。在高密度封装领域，连接它们的方法主要是倒装焊，即DCA。需用凸点技术。这又有几种选择。一是金凸点，这是用金丝球焊机形成的，适合周边I／0及较大的凸点；二是锡凸点，这是最传统的使用最广的；三是导电性环氧树脂凸点，它的优点是工艺步骤少，加工温度低于160℃，因而可使用更便宜的衬底，还可以用网印的办法制作125μm间距的75μm的凸点。而若网印锡凸点则间距需250μm，凸点高度为125μm。
3高密度封装
3．1 MCM 多芯片模块：封装内至少含两个VLSI芯片。以衬底材料及互连线制作方法不同而分成三种基本结构，即MCM-D-硅衬底淀积薄膜互连线；MCM-C-陶瓷衬底厚膜互连；MCM-L-迭层印制板。在此基础上派生出许多变种。如MCM-C／D、MCM-L／D、MCM-E／F和MCM-L／D等。 MCM主要用在有高可靠性要求的高性能装置上。随着其KGD主要障碍的突破，应用范围及数量都有飞速的增长。但价格昂贵，尚未进入大批量供货市场。
3．2 CSP 芯片级封装：封装后的芯片只比原芯片略微大一点。把它们安装在衬底上时，显然就省面积了，因而使系统尺寸变小，从系统观点看，无疑是一种高密度封装方法，而且它还是圆片级封装的技术基础。 现在已有上百种的CSP产品。
3．3 WLP 圆片级封装：凡是封装及互连均是在大圆片被锯开前完成的，且不需再装壳而直接装在最终衬底上的器件均属此。涉及到的工艺技术有内连线重新布置、凸点、CSP等。 在3D层迭封装中可以把几个大圆片叠在一起后再锯开。 目前最热门的主攻方向。 |
