|
摘要:气孔密封可能是成功集成超低k介电材料的关键。关键在于寻找一种性价比高的气孔密封方法—即在工艺中不提高k值，而且密封效果几乎要和目前生产中使用的更致密的低k材料一样。
减少器件的RC 延迟、线间电容和功耗的最直接方法之一就是不断引入具有更小k值(即介电常数或电容率)的介电材料。最可行的路径是通过在低介电薄膜中加入更多的纳米量级到埃量级的气孔或微小气泡。
有人说所有的低k介电材料都有气孔，而事实上，所有的材料都有，只是大小不同而已。举例来说，SiO2有5Å大小的气孔。Applied Materials公司的Black Diamond I常被认为是一种致密的材料，其气孔度约为7%。在这些例子中，气孔大小受分子间的位阻现象所控制。高气孔度（表征气孔含量）的材料一般通过在薄膜中加入气体分子（生孔剂）来制备，这些分子被电子束或热工艺烘焙出来后，薄膜中就形成了多孔结构。
因此，在有气孔的情况下，需要额外的晶圆工艺来进行气孔密封，以防止阻挡层金属和铜互连线扩散到低k介电材料中。
为何进行气孔密封?
当前的气孔密封工艺一般是作为刻蚀步骤或更普遍一些的灰化步骤的一部分。采用的方法包括等离子体处理和 PECVD覆盖层。不过，直到k<2.5或许更小一些的介电材料后，气孔密封才成为必需。“目前唯一实用的气孔密封方法是采用离子轰击来使得侧壁更为致密，不过这样做的同时降低了有效的k值。”Axcelis Technologies公司的技术总监Ivan (Skip) Berry说道。
虽然目前正在计划中的有各种不同气孔密封方法，但是并不清楚它们何时或是否能够被用于制造中。Sematech互连部的副总监Ken Monnig解释说：“我们正考虑在多孔低k介电材料上放置阻挡层的整个工艺流程。一个重要的问题就是ALD阻挡层。它们安排在哪个步骤中以及如何处理多孔低k材料的表面，才能使得低k材料被成功地密封，密封剂不能渗透太远，作为阻挡层不能剥落，并为铜提供一个良好的表面，保证可靠性和其他参数保持在高的水平。解决这些问题有不少方法，气孔密封只是其中之一。”
根据Applied Materials公司薄膜产品部的副总裁和总经理Farhad Moghadam的看法，对于气孔度<30%的薄膜，关键技巧是制备气孔均匀分布、各自封闭不连接的低k多孔薄膜。“k值达到2.0或2.1的时候，才有必要进行气孔密封，那时的气孔度约为50%，客户计划在32纳米节点采用。当气孔度超过约 30%时，气孔开始互相连通起来，这时你就必需密封侧壁。”他如此说道。对于k为2.0的密封，Applied Materials公司正在考虑ALD技术在k为2.0的薄膜上淀积一层低k薄膜。淀积一个有效的阻挡层，需要密封剂没有针孔而且能够很好地粘附在低k衬底上。
Novellus公司正在进行一个改进的阻挡层ALD工艺，由离子引起的ALD来进行气孔密封。“低能量的离子轰击是反应发生的关键。因为离子在撞击到低k介电材料后会失去它们所带的电荷，这样ALD薄膜不会像传统ALD那样渗透到衬底薄膜中，” Novellus公司首席技术官Wilbert van den Hoek说道，“如果你使用一般的ALD，前驱物质将会一路扩散到薄膜中，除非你像我们一样阻止化学反应的发生，否则问题没法解决。”
“在不到一年前，人们认为在k为2.5的时候需要进行气孔密封，”Berry说，“目前，人们已经在没有气孔密封的情况下成功地集成了这些2.5的材料。自然地，你会想找一种气孔密封的方法来优化低k薄膜和阻挡层。不过需要提醒的是，所有的k为2.5的材料都不尽相同。一些材料有互相连通的气孔，一些则没有，一些材料的气孔尺寸分布要优于其他的。”
另一个替代方法就是在低k介电材料刻蚀或CMP之后产生气孔（Solid First法由Rohm and Haas Electronic Materials公司开发）。“你需要清楚地区分热固化温度和前体分子离开薄膜的温度。” IMEC的首席科学家Sywert Brongersma说道。这个方法遇到了CD控制（因为在成孔剂离开后低k薄膜会收缩）和堆叠中应力控制方面的挑战。尽管面临这些挑战，这个方法仍然取得了一些成功。“对于同一种材料，分别在刻蚀之前和之后产生气孔，我们发现在工艺之后产生气孔使得TDDB寿命有较大增长。” Brongersma称。他指出对于某些材料可以在刻蚀后进行成孔剂去除，而对于另外一些材料可以在铜化学机械研磨后进行成孔剂去除。
低k材料的选择
领先的器件制造商集成的第一个低k薄膜的k值约为2.9，而在90纳米节点集成的有效k值约为3.2-3.5。在65纳米节点，一些公司将保持最初的低k薄膜；另一些公司将转换到k＝2.7或2.5的低k薄膜。最富进取性的发展蓝图要求在45纳米节点采用k值小于2.5的介电材料。例如，NEC公司已经集成了一种SiOC低k薄膜（BCB或者benzocyclobutene，k＝2.7），采用等离子聚合的气孔密封剂。图1给出了该方法的工艺步骤和有效k的模拟结果。“因为BCB分子非常大，所以它不会渗透到低k介电材料的气孔中，因此这种方法是可以升级的。在k值小于2.5的时候，就需要用BCB层了。”ASM International N.V.的首席技术管Ivo Raaijmakers说。
到目前为止，由ASM International，Applied Materials和Novellus提供的碳掺杂氧化物或SiOC膜（采用PECVD淀积）已经成为最广泛采用的低k膜。对于旋涂薄膜，例如Dow Chemical公司的SiLK，JSR的LKD-5109，以及纳米团簇硅，人们的认可度还很有限。因为有效的k值受到整个堆叠介电材料薄膜的影响—体介电材料、刻蚀、覆盖层、互连线结构等—而且为了达到最优化的有效k值，制备方法也会变化。“人们正在采用不同的方法来实现低的有效k值。很多日本公司正在使用k小于2.5的旋涂材料，而很多美国和欧洲公司的方法是采用更高的体k值并减小寄生电容。很不幸的是，当你试图减小体k值时，寄生电容就会增加，这样的结果是：有效k值即使增加，增加值也很小。”Berry说道。
Raaijmakers称，“结果还很难预料，因为还没有人能够在双嵌入式工艺中集成这些薄膜。如果线间距离与最小间距很接近的话，k值会受到显著的影响。这样的话，即使k值减小了，你也得不到更多好处，”他同时补充，“在45纳米节点，层间介电距离大概是60纳米，因此每条线旁边有5纳米的损坏区就会极大地影响到k值。”
一种极端方法是空气间隙（k≥ 1.0），即在相互接近的铜线之间介电材料被部分到全部地去除。“你可以在介电材料的中间或在线的边缘引入空气间隙。一种对于工艺要求很简单；另一种对后续连线提供了更高的力学稳定性。”Brongersma说道。有趣的是，尽管有多孔低k膜CVD的因素，空气间隙仍然被作为一种跳跃式技术来进行严格地研发。
互连线制造
在互连线工艺中，多孔薄膜要经历沟道和过孔刻蚀、灰化、清洗和CMP步骤。对于2.7和2.5的薄膜，根据膜的情况，气孔密封一般是不必要的或者在光刻胶剥离过程中就实现了。通常来说，材料的气孔越多，有效密封的难度越大，工艺过程导致的损伤越多。能够帮助多孔膜在生孔剂离开时仍然保持连通结构的步骤是UV热固化。对于k值为2.5或更小的膜，UV固化是否需要取决于材料的情况。
使用含氟化学物质（CF4/CHF3/Ar，C5F8/O2/Ar，CF4/O2，NH3/C5F8 或其他组合）的介电刻蚀通常要依赖在介电材料侧壁形成含氟化合物来实现各项异性的刻蚀。有时，这一步是在原位灰化步骤之后进行，或者氟化的侧壁被送到剥离设备。既然阻挡层是在后面淀积，那么刻蚀、剥离、清洗和阻挡层淀积就必需进行整体优化。“有时一个组合可以很有效，等离子处理使得侧壁上气孔尺寸足够小，这样阻挡层很容易地淀积而且很快密封。” Brongersma 说。
寻找一个合适的剥离工艺已经是低k工艺的一个主要障碍。对于低k薄膜，清除化学物质（N2/H2 or 只有H2）最好使用氧化性的化学物质。而后者会增加低k材料侧壁损坏的碳耗尽区的k值。在工艺过程中，Si-CH3键转变为Si-OH键，薄膜由疏水性变为亲水性。如果薄膜中吸入了潮气，将会导致介电击穿。当然，铜线间损坏区的百分比随斜率的降低而增加。
对于第一代的低k薄膜，低k损伤相对来说很有限。“剥离工艺需要去除刻蚀残留的类似聚四氟乙烯膜，同时也趋向于把低k薄膜中的碳滤掉。这已经在致密的低k材料中发生了，不过损伤是限制在表面的，”van den Hoek说道，“在多孔的低k薄膜情况下，方法要变为非常低压的类似RIE的定向轰击剥离工艺。这样，器件的底部会被严重损伤，但是介电刻蚀阻止工艺将会很有帮助，同时还可以帮助控制表面粗糙度。”
为了将损伤减到最少，金属硬掩膜，例如TiN，变得更加普遍。“剥离需要在气孔密封前进行，甚至在金属硬掩膜介电刻蚀之前，因为这些工艺会极大地损伤低k材料，” Philips Research的互连线项目负责人Romano Hoofman说道，“从过孔底部清除氧化铜的清洗化学物质不能导致密封层出问题。”
低 k 损伤是个重要的问题。UV固化相比电子束固化得到更多支持的一个原因就是电子束固化会导致低k损伤。根据Monnig所言，一旦在低k材料中存在一个损伤区，生孔剂气体在这个区域中的扩散速度要远快于体低k材料中速度。
Berry说：“根据我们的经验，对于非常多孔的薄膜可以在灰化步骤中进行密封，但是由于离子导致的侧壁损伤会使k值增加。” 他强调，尽管剥离和清洗工艺一般来说在气孔密封工艺之前，但是它们会影响到密封剂侧壁粘结是否良好。他指出一些人在探索用CVD和回蚀工艺来实现超低k值，但是临界尺寸的控制将会变得很困难。
Mattson公司薄膜/刻蚀高级工艺技术经理Songlin Xu补充说，等离子体进行低k材料侧壁致密化处理的有效性受气孔尺寸的影响。“表面处理只能用于小于2纳米的气孔。对于更大的气孔，这样的方法就没有效果了，而PECVD覆盖的效果更好。” 他指出PECVD工艺的条件是控制薄膜成份、结构和粘接一致性的关键。“为了最大化侧壁的淀积而不是过孔底部，需要很仔细地控制离子轰击能量和化学物质，尤其是碳氟比和碳氢比。” Xu补充道，对膜化学的仔细控制能够帮助控制膜均匀性、工艺可重复性和粘接性能。
最重要的相互作用之一就发生在阻挡层金属淀积之前，任何淀积到过孔底部的介电材料或溅射材料都必需在淀积Ta/TaN之前去除掉（穿通步骤）。“基于ALD的薄膜必需足够薄，这样你可以在阻挡层淀积前的清洗中穿通这层薄膜，而且不在侧壁上重新溅射材料。” Moghadam说道。“很重要的是，你需要与关注薄膜处理一样来重视这些薄膜的制备，有了制备才有后续的工艺步骤，” Applied Materials公司薄膜产品部主管Dana Tribula补充，“低损伤前的清洗是非常必要的，这样你就不用修剪沟道和过孔的边角。这样我们使用化学清洗多点，物理清洗将会少点，这种方法一直沿用到现在，例如用氢气来替代氩气。” Moghadam说。
气孔密封方法也取决于集成的方法。先通孔双嵌入法是目前最常用的集成方法，但是单镶嵌杂化方法（线间具有最低的k值，过孔间有最好的k值）也有使用的。Brongersma解释说：“有时候，人们在沟道层使用较低k值的膜，在过孔层使用上一代的膜。下一代将会在两个层上都使用更低k值的膜。在此之后，更低k值膜要被引入线层。”
密封的有效性
"采用气孔密封，一个有效的密封层能够阻挡铜和前驱物质渗透到低k材料中，并可以和后段工艺兼容，例如等离子剥离、阻挡层淀积、湿式清洗和CMP。” Sematech的研究员Satyanarayana说道。该协会最近开发了一种低k密封材料，能够很好地匹配它们正在使用的低k材料（图2）。采用这种气孔密封方法，Sematch正在争取实现最坏情况下对k值的中性影响，把等离子工艺或清洗导致k值的抬升降为零。这个工艺涉及到“修复”薄膜，即在由于剥离或其他工艺导致的碳耗尽区加入一些碳。
 当然，测量气孔密封有效性的最好方法是流水结束后的电学测量结果，包括时间依赖的介电击穿（TDDB）。不过，也有一些简单的方法，例如孔度椭圆偏光法。也就是，把低k薄膜暴露在甲苯蒸气（探测器）中，观察薄膜的光学常数的变化。这个方法也可以在阻挡层淀积之后进行。
“我们使用TEM和循环伏安法，它们对于低k材料中少量的阻挡层或铜都很敏感。” Sematech公司项目经理Eric Busch说。他形容循环伏安法是一个非常简单的技术。样品放入稀释酸溶液中，铜线被作为电极，然后进行CV扫描并探测泄漏电流。测量结果可以指示气孔密封是否完整，介电材料中是否有针孔。“我们更多地采用CV技术，得到数据点更多，而且它相比TEM抽样检查要更便宜。” 他补充说道。
其他方法，例如PALS、SAXS和SANS，可以用于测量薄膜的特性，但是正如Hoofman指出的那样，这些方法在技术上更加复杂，而且更难应用到晶圆级的结构上。
阻挡层金属的变化
引入超低k介电材料的时间期限取决于阻挡层金属淀积技术改变的期限。器件制造商很少会同时进行两项重大的材料改变。
虽然现在还不是很清楚在哪一个节点，PVD阻挡层金属需要向ALD阻挡层金属转变，但是很多公司根据低k介电材料被改进的方式有它们自己的预期。“在32纳米节点，将会使用2.5的低k材料，那时我们将看到ALD阻挡层。” Raaijmakers 说。
Moghadam主张PVD有非常好的扩展性。不过，在某些点上，PVD的阶梯覆盖率很难扩展到下一代节点。
这里有很多可能的选择，不过最极端的是采用钌阻挡层和直接淀积铜（没有铜种子层）。对于铜阻挡层的更多细节，参考《铜线上使用钴封层的优越性》一文。
气孔密封的前景
对于8-10层金属甚至更多层，为了实现气孔密封而附加的CVD和其他工艺显然会大大影响成本。气孔密封和其他新工艺一样，当且仅当它被确实需要的时候才会被引入。同时，低k介电材料的供应商和用户也会不断优化薄膜，使得有可能在芯片生产厂避免进行气孔密封。 |
