[设为首页] [加入收藏[繁体中文]
SMT易网技术频道

  当前位置:首页 >> 技术文章 >> 封装技术 >> 正文

基础知识 SMT工艺 技术交流 无铅专题 焊接技术 PCB工艺 行业标准 品质管理 电子技术 封装技术

射频系统的系统级封装

【来源:半导体科技】【编辑:陈国辉,郑学仁,刘汉华,范健民,陈玲晶 】【时间: 2006-1-24 9:09:55】【点击:

摘要:论述了高速数据处理和高密度封装技术的特点及对射频系统封装的特殊要求,介绍了射频系统封装的基本技术和一种包含LNA、PPA、滤波器及天线开关的射频系统级封装模块。概述了射频系统级封装的设计、仿真和测试的方法和步骤。

关键词:系统级封装;射频系统;设计与仿真

中图分类号:TN305.94 文献标识码:A 文章编号:1003-353X(2005)11-0017-05

1 射频系统对封装的特殊要求

用于数据信号高速率传输的封装元件,由于信号速度、封装密度和复杂性不断提高,在整个频带范围内保持信号完整性是最关键问题,即在考虑系统时钟频率的同时又要考虑信号波形上升时间。超高密度设计对信号完整性影响因素是阻抗匹配和电磁现象。电磁现象包括传输线效应、高频传输损耗(包括趋肤效应和介电损耗)、高速开关产生的电磁辐射造成电磁干扰和高速率信号对邻近信号线通过耦合导入噪声造成的串扰。另外,芯片和封装内的电源线和接地网络的设计也很重要,必须减小内阻和接地反跳,同时开关噪声(SSN)减到最低程度。

射频封装还要在性能和成本价格之间找出折衷方案。例如,具有冲制通孔的多层陶瓷/倒装焊封装技术,高频性能优越,但成本昂贵,在一些应用场合,采用某种有机衬底(如热固化环氧树脂、双马来酰亚胺三嗪)可达到较高的性价比。

当前,先进的射频封装设计有赖于芯片/封装的协同设计和建模、封装仿真技术智能化。在协同设计初期,芯片设计师和封装设计师就必须就衬底技术、层叠方式和层数、关键信号选择、差分对处理和电源平面分离等取得一致意见。在协同设计过程共同采取措施,保证实现产品的功能和性能,对信号关键参数、封装特性、频域和时域参数达成共识。

先进的封装仿真验证工具可以协助对不同封装形式和效应进行建模,提取复杂封装结构的各种寄生参数,用准静态和全波方法对这个封装或其某个部分或只对于关键网络进行分析。

传统的封装技术在射频系统设计中遇到了无法避免的设计瓶颈:CMOS单片IC往往集成了容易集成的数字部分,射频前端最好是采用Si/Ge工艺。另外,高Q无源器件、各种不同非SRAM存储器、电源、天线和MEMS等,都需要不同的材料或制造工艺。因此,射频系统级封装应运而生,成为射频设计和封装技术相结合的一项关键技术。

2 射频系统级封装的关键技术

SiP技术可以用倒装片、金属线焊、层叠式管芯、陶瓷衬底、球栅阵列(BGA)封装或岸面栅格阵列(LGA)等封装技术来集成各种芯片(如数字电路、DRAM、射频电路模块、微机电系统等)和分立器件。它具有以下优点如 [1,2]:① 多品种IC裸片封装在同一封装内,免去冗余封装;② 在同一封装内使关键的IC靠得更近,减少互连,且有良好的电隔离,从而提高电特性特别是高频特性;③不必改变系统主板就可以更改SiP;④支持对一个或多个系统的即插即用;⑤ 比SOC式的IC设计更灵活简单,风险更低。尤其是,在射频系统的前端应用中,运用SiP技术可以减少管脚数目、减少滤波器和偏置部分所需无源器件,使射频芯片功能齐全且简化了封装。和一般SiP技术相比,应用在射频系统SiP最关键的技术是无源嵌入技术、玻璃基薄膜技术和堆叠式裸片封装技术。

2.1 无源嵌入技术

所谓"无源嵌入"是将一定数量的各种无源分立元件集成在一个互连结构里。层压板、陶瓷和玻璃基薄膜等都可以作为这种互连结构的衬底。作为远程通信的解调调谐器的高频部分,其他如去耦电容、偏置网络、信号总线调节器等都是采用无源嵌入技术的例子。

对频率2 GHz以上的高频器件,严格的几何容差限、大批量的均匀性和可重复性、几何参数和性能的匹配等都是关键问题。例如设计一个螺旋形的薄膜电感(图1所示),在给定的频率范围内为了获得指定的电感值和Q值,设计者可以改变4个独立的参数:直径( D)、半导体图形宽度(W)、间距(S )、匝数(N)等,每种组合都会影响器件的品质因素 Q。

2.2 玻璃基薄膜技术

一个运用玻璃基薄膜作为衬底,用SiP技术制造的射频前端结构如图2所示,对比层压板或陶瓷技术,这种技术提供更优越的误差容限和可重复性。图3展示了用玻璃基和无源嵌入的方法制造的射频功能块。该模块的面积约7.5mm×7.5mm,包括双极型晶体管、二极管和无源器件等,电阻值上限为200Ω/□、电容值上限为0.8nF/mm 2、电感值上限为 80nH 且Q>50。

 

2.3 堆叠式裸片封装技术[4]

堆叠式裸片封装技术指将一个IC裸片直接堆叠在另一个裸片上,并进行电气连接和封装的技术。它可以整合由非兼容工艺制造的电路,既能增加电路或存储器的封装密度又不用增加占位面积,同时在整个子系统上获得最小的连线长度。图4是在基板上进行的叠片式三维封装。

实现堆叠式封装必须提前规划出叠层,以便当裸片相互粘合在一起后,所需的焊盘仍然是暴露的。要实现裸片堆叠的晶圆制造出来后,先进行减薄。将裸片从晶圆上切割下来,然后按正确的排列将它们粘在一起。除了在叠层底部偶尔使用的倒装芯片外,大多数互连仍使用引线键合来完成。

目前正在开发一种反应式离子蚀刻过孔工艺,使信号能直接从叠层中的一个裸片传递到另一个裸片,而不必先引到裸片的边缘。该技术旨在达到大于1×104个/cm2 连接点的互连密度。 在构思的工艺中,信号将同时被引到裸片的上表面和下表面,并在凸点终止,当裸片被整合到堆叠上时,上下裸片上的相应凸点将被挤压和熔合在一起,从而建立起电气连接。信号通过贯穿晶圆的过孔直接穿过裸片,允许在一个堆叠中的第一个与第三个裸片之间建立连接。


·最新文章·
 
·热点文章·
·其他相关文章·
上一篇:现有封装生产线的改造问题
下一篇:射频系统的系统级封装(2)