|
1 引言
材料之间热量的不匹配能够引起电子封装的翘曲。这一问题严重影响了封装的可制造性及可靠性。学者们对这一问题进行了广泛的研究，从外围封装(如SOP和QFP)到域阵列封装(如BGA和CSP)，从线性弹性研究到黏弹性研究[1-4]。这些研究大多数是针对单封装封胶后的最终翘曲进行的，此单封装被封胶为单腔并利用冲压工艺分割成形。
现在，在大规模制造中，阵列BGA封装比传统的单腔封装周期更短，成本更低。然而，由于阵列或者块的规模较大，在不同材料之间热不匹配造成的大量的块翘曲可能会影响包括从芯片键合，封胶，锡球安装，到切割成形[5]等一系列的集成工艺。封胶处理后BGA阵列的共面性对于锡球安装、切割成形过程是非常重要的，文献[6]利用了有限元进行仿真，文献[7]利用了简化的双曲面分析对该问题进行了研究。但这些研究只是针对单芯片阵列BGA进行的。
层叠芯片BGA封装已经成为减少引脚和封装成本的通用方法，它使得通过功能集成进行封装内系统(system-in-package)设计成为可能[8]。图1(b)为文中分析用到的一个SDBGA封装，包括三个芯片和一个中间层(interposer)。在SDBGA中，由于集成工艺更多，芯片更薄，所以块翘曲问题比在单芯片BGA中更严重。第一次芯片键合后，由于超薄芯片阵列以及BT基板之间的CTE热不匹配会出现大量的负翘曲(上凸)(见图2)。大量的翘曲，特别是对全自动生产线而言，会造成后续处理困难，即对键合中间层以及第二芯片处理困难。堆叠更多的芯片以及封胶后，会出现大量的正翘曲(下凹)，这使得后继的芯片键合和切割成形过程出现对齐困难。对于阵列SDBGA消减翘曲的困难在于在新的封装设计和阵列布局过程中将封胶前的负翘曲和封胶后的正翘曲同时控制在产品规定范围内(-200～400μm)。仅减少负的块翘曲会造成后继过程中出现大量的正块翘曲。因此，探究整个组装过程中的翘曲形态，即从裸基板到最终产品的翘曲形态，是非常重要的。
在先前的研究中，文献[9]提出了一种基于大变形理论的先进的阵列层叠芯片BGA翘曲预测方法。为了量化集成过程中几何非线性特性对SDBGA翘曲预测的影响，本文将比较线性小变形和非线性大变形仿真之间的差别。
2 SDBGA带的翘曲形态
图1为包含4个块(每个块为一个6×4的封装阵列)的三层芯片SDBGA带。带的大小为217mm×57mm，封装大小为8mm×10mm。封胶化合物的厚度为0.8mm，基板的厚度为0.22mm，芯片的厚度为105μm。最下面的两块芯片规模相同为6mm×8mm，顶层芯片要小一点，中问层为哑芯片是为了增加层间间隙便于焊线而设置的。
SDBGA封装的制造过程如下。首先，将最下层芯片用粘合剂键合到基板上。键合后放到烤箱烘干；之后在芯片表面焊线；然后，将中间层键合其上并烘干。利用相同的方法键合第二片和最上层芯片；再利用封胶化合物填充封装芯片并烘干；最后安装上锡球形成SDBGA封装。
生产过程中一个有趣的现象是底层芯片带以及中间层带主要表现为横向翘曲(crossbow)(见图2(a))，即这些带主要在宽度方向上翘曲，而几乎观察不到长度方向上的翘曲，即纵向纵向翘曲(coilset)，(见图2(b))。当键合更多的芯片时，即在第二块芯片及顶层芯片键合后，横向翘曲横向翘曲逐渐转换为普通的翘曲模式，即既有横向翘曲横向翘曲，又有纵向翘曲。利用光学显微镜对图2(c)中显示的点的翘曲值进行了测量。将每一块中央点和四个边点最小值之间的翘曲差值定义为该块的翘曲值。四个块中最大的翘曲值定义为整个带的翘曲值。
3 有限元建模分析
带包含4个相同的块，由于热不匹配引起的基本翘曲行为可以用一个块来表示。利用ANSYS 7.1建立三维有限元模型。由于块的对称性，仅对l／4块进行建模。图3显示了单元格和边界条件。由于在z向上芯片键合层非常薄(25μm)，为了保证立体单元比例的合理性，单元在x和y向上也应该很小。因此，生成的有限元模型很大。仅在块一角的z向上进行了分析，并假定中间平面的边界条件是对称的。
利用热负载仿真芯片键合烘干后(从150℃到25℃)或者封胶后(从175℃到25℃)的冷却过程。对图1(a)中显示的组件进行建模，包括：芯片，中间层(硅)，键合芯片的粘合剂，封胶化合物，基板(BT核+铜+焊接掩模)。表1列出了仿真中用到的材料性质。
3.1 带与底层芯片的线性和几何非线性翘曲模型比较
在底层芯片被键合后，首先利用线性小变形分析块。图4显示了归一化的块翘曲模式。
可以看出块中既有横向翘曲又有纵向翘曲。纵向翘曲比横向翘曲横向翘曲稍大一些。考虑到所有芯片在带上的长度和宽度大约分别是18(3×6)mm和16(2×8)mm，这一结果似乎是合理的。但是，这一结果与实验测量的翘曲并不一致。主要表现在以下两方面：
(1)线性仿真显示横向翘曲和纵向翘曲的数量级相同(纵向翘曲稍大一点)，但在测量中横向翘曲占主导地位，纵向翘曲几乎观察不到。
(2)实际测量与线性仿真的翘曲值差别很大。线性仿真(见图4)中点1和点4之间归一化后的位移差异(块翘曲)为O.7，而相应的实验值为0.39。(应当指出仿真和实验得到的翘曲都是负翘曲。仿真的翘曲实际上是在z向上的位移分布，以点1为定点，这些值几乎都是正的，因为块是向上翘曲的。为简便起见，若翘曲方向不变，则翘曲值的正负号将不再显示。)
由于基板和芯片变的更薄了，结构更易翘曲变形。在这种情况下，线性小变形假设不再成立。为了得到正确的结果，应该采用大变形理论(几何非线性变形)进行研究。在大变形理论中，阵列的刚度和负载向量可随着变形而变化。
图5显示了根据非线性大变形分析得到的最下层芯片的归一化块翘曲现象。点2和点4的翘曲很接近，没有明显的纵向翘曲(点3)。这说明横向翘曲为主导模式。与实验测量相符。表2比较了不同方法的归一化翘曲值。
图6显示了在几个块角(见图5)翘曲值相对与底层芯片键合后温度变化的变化情况。可以看出当温度从150℃降到100℃时，点3的纵向翘曲增加到峰值，然后随着温度的降低而下降。这表明块在长度方向上沿边缘经历了一个"屈曲"的过程。点3的最大值出现在温度为100℃的时候，此时，点4的归一化翘曲值约为0.26。为了便于比较，图6也显示了线性分析的翘曲值变化。在初始阶段，非线性(见点4)和线性分析的结果比较接近。随着温度的进一步降低，不一致也随之增大。 |
