工艺测试面临的挑战

【来源:华为技术有限公司 产品工程部】【编辑:唐 雷 】【时间: 2011-10-31 10:26:38】【点击:】

摘要：本文介绍了AOI、AXI、ICT三种测试技术在当前工艺技术不断发展的情况下所面临的困难和挑战，同时也探讨了应对这种挑战的方法和措施。        关键词：工艺测试；AOI；AXI；ICT 1 前 言        随着产品体积不断变小、功能的不断增强，对电路板的设计、组装、测试等各个环节提出了前所未有的要求。特别是工艺测试设备－AOI、AXI、ICT在测试的诸多方面遇到了挑战，如高密PCBA给ICT夹具制造带来较大冲击等。此外，AOI、AXI这两种设备的测试还受到来料变化、焊点形态变化等影响，最终使其检出率、误测率等不能很好的满足要求。 2 焊后AOI面临的挑战 2.1 器件微型化的影响 2.1.1 定位不准及焊点不可检        0402、0201甚至01005器件的逐步应用使焊点检测变得越来越困难。 因为焊盘外露长度A在不断减小，甚至可能消失，这会造成器件定位不准及焊点不可检。如图1所示。       2.2.1 阴影效应     小器件的一边焊点由于太靠近高器件，高器件挡住入射光而使这些焊点比较暗，AOI在测试这些焊点时会产生很多误报；为减少误报，对这类焊点的测试只好适当降低参数的阈值，这存在较大的漏测风险。如图2所示。 2.2.2 二次反射     小器件对称排放的间距小到一定值后，入射的红光（R）会使跟其对称的焊盘中间的红色偏多而产生误报，为降低误报，相应的阈值也会降低，同时也带来漏测的风险。如图3所示。    2.3.1 丝印的影响       丝印会造成连锡的误报；为避免误报降低阈值标准后又会引起漏报。如图4所示。        在大面积铜箔上因绿油开窗而使CHIP器件一段焊盘比另一端大，从而影响AOI对焊点的检测。如图5所示。       2.4.1 IC焊点形态的影响     引脚前端焊点形态对AOI的可检查性有较大影响；堆锡焊点会引起漏误测增加。如图6所示。         焊点堆锡及焊点中央出现平台时会出现红色，对AOI的可检查性造成干扰，最终导致漏误测的增多。如图7所示。    2.5.1 异形元件     异形元件外形千变万化，AOI的算法或逻辑都是有限的，故对其器件类缺陷的测试能力不足。此外，异型器件的焊点不可见（或部分不可见）或形态不附合要求，故这类器件的焊点类缺陷的误测率和漏测率较高。如图8所示。    2.6.1 器件本体极性标识     器件本体极性标识不明显或没有极性标志，器件反向易漏测。如图9所示。         同一种编码下有多个厂家物料，其极性形状、颜色和位置差别较大，AOI极性测试很难同时兼容多种情况，器件反向易漏测。如图10所示。    3.1 开焊测试能力不足的影响 3.1.1  BGA开焊 AXI只可检测BGA焊球吊起、直径变大的开焊，其他如裂纹等开焊都无法检测。如图11所示。          CHIP电容本体在X光下不透明，与焊点形成的阴影区别不大，焊点开焊漏测几率较大。如图12所示。          QFN器件焊点在底部，从部分焊点图象上看阴影区别不大，因此这些焊点开焊基本不能检测。如图13所示。    3.2.1 SOP、QFP、二极管、电感 上述几种器件极性不能检测。 3.2.2 钽电容、铝电解电容      钽电容极性块在中间、铝电解电容极性不能检测。如图14所示。     4.1 高密小型化的影响 4.1.1  HDI/OSP技术的应用 　  HDI采用的盲孔、埋孔、盘中孔技术，约束了加测试点的方法，通常在过孔上加测试点的方法已不可取。而OSP工艺因镀膜降低了测试点的电气性能，影响ICT接触性，从而影响一次测通率。 4.1.2 小封装器件的变形应力问题    器件小型化后，体积、焊盘减小，能够承受的应力也相应减少，这对单板在ICT测试时承受的应力提出了更高的要求。 4.1.3 40mil格点的推行 　　随着小间距格点的推行，最小50mil间距的测试点已经受到挑战，ICT将面临大量的50mil测试点，或是间距小于50mil的测试点，这对测试成本、测试稳定性和可靠性是一个挑战。 4.1.4 器件丝印和测试点空间争夺问题 　　器件小型化之后，单板空间弥足珍贵，在测试点添加日益困难的今天，器件丝印还要和测试点二分天下，无疑又增加了测试点设计难度。 4.1.5 无物理测试点网络的测试问题 单板密度越来越高，测试点添加设计难度越来越大，对于确实无法设计测试点的网络，如何覆盖缺陷是个难题，这需要新技术/新工艺的支持。 4.1.6 小间距测试点的成本、可靠性问题 　　器件、单板都往小型化方向发展，日益减少的单板空间，也压缩了测试点占用的空间，小间距测试点的应用将是趋势。对应就要使用小间距测试针，而其强度、成本、测试稳定性、可靠性、可维护性都需要具备商用的能力。 4.2 信号速率、低电压的影响 4.2.1 高速差分网络的测试点添加问题（信号完整性） 　　单板信号速率越跑越高，其信号完整性是决定单板成败的重要因素。在调整差分网络上添加测试点而不影响信号完整性，是极具挑战的一个项目。 4.2.2 夹具电磁干扰 　　单板上的高速网络越来越多，和时钟信号一起，把夹具营造成一个复杂的电磁环境，如何保证测试信号质量，避免过冲/回沟影响，成为测试安全性、稳定性的一个重要因素。 4.2.3 测试分辨率、安全性问题     随着低电压器件的普及，对测试设备的电压分辨率提出了越来越高的要求，分辨能力不足就会导致误测，甚至是不能测试的情况。低电压器件的抗过冲/回沟能力弱，也就意味着抗反驱能力比较弱，这就对测试安全性提出了挑战。 5 结 语     对AOI而言，面对各种各样的挑战最好的解决之道在于设备自身检测能力的提高；其次从应用环境来看，应该加强DFI设计、开展应用能力提升研究等；再次，AOI的应用缺乏行业组织的指导及行业规范的约束，在这方面还有很长的路要走。 对AXI而言，由于X光技术已发展得很成熟，许多挑战是其本身无法克服的，如BGA开焊等，只能依赖其他检测技术来解决这些问题。     对ICT而言，随着器件布局高密化以及高速电路的大量应用，其物理访问能力不断弱化，ICT对工艺缺陷检出能力也随之不断下降。但ICT技术还在发展中，已经出现了一系列新的测试技术，如焊缝测试点、锡点测试点、Cover-Extended技术等，以解决测试点添加、无测试点网络测试等技术难题。     另外，目前任何一种工艺测试设备都不能覆盖所有的器件或缺陷，需要采用组合测试的手段达到100%覆盖的目标。如图15所示。

【添加到收藏夹】【发送给好友】