1 引言

阻挡层金属在半导体工艺被广泛使用，采用阻挡层可以消除诸如AlSi为互溶和结穿刺（如图1所示）等问题[1]。对阻挡层金属的基本特性要求是[2]：

有很好的阻挡扩散特性，阻挡层分界面两边材料的扩散率在合金温度下扩散率很低。

高电导率，具有很低的欧姆接触电阻；

在半导体和金属之间有很好的粘附性，不容易剥落（Peeling）；

抗电迁移；

能形成均匀的薄膜，并且具有良好的稳定性；

抗腐蚀和氧化。

通常用做阻挡层的金属是一类具有高熔点的金属，如钛Ti、钨W、钽Ta、钼MO、钴Co、铂Pt等，钛钨（TiW）和氮化钛（TiN）是两种常用的阻挡层材料，TiN引起在Al合金互连处理过程中的优良阻挡特性，被广泛应用于超大规模集成电路的制造中。同时，TiN还常被用作AL层的抗反射层，TiN的缺点是TiN和硅之间的接触电阻较大，为解决这个问题，在TiN淀积之前，通常先淀积一薄层钛（典型厚度为几十纳米或更少）。这层钛能和Si形成硅化物，从而降低接触电阻。

采用BCD工艺制造的集成电路，往往应用于大电流、高电压场合，对阻挡层的要求非常高，如果阻挡层工艺窗口不够大，常常会出现良率不稳定、结漏电等问题。

本文研究的金属膜层结构如图2所示，顶部的TiN为抗反射层，金属层采用厚度为2μm的AlCu，阻挡层为Ti（34nm）/TiN（70nm），接触孔采用先各向同性再各向异性刻蚀形成。

2 NMOS结漏电及失效分析

在BCD工艺量产过程中，我们发现良率不够稳定，偶尔会有少许批次会发现N管阈值电压测不出，经过手动测试分析，我们发现NMOS管结存在漏电。

通过Wright etch后在扫描电镜（SEM）下观测，发现在接触孔边缘存在结穿刺现象，进一步通过SEM对样品截面进行观测也验证了这一现象（见图3）。

但是，对在线设备进行共性分析，发现失效批次来自不同的设备，因此，排除为设备不稳定所致，怀疑引起结穿刺的原因为阻挡层工艺窗口较小。

通常，合金的条件是在温度为350℃－450℃，N2保护下，处理30min到2h左右，而一般的可靠性老化温度不超过150℃。因此，多次合金对晶体管的结漏电特性来说，是一种极为苛刻的可靠性的考核方法，一般只有对特殊用途的产品才会要求通过该项测试，我们在此借用来对工艺的容宽（Robustness）进行考察。

实验设备如下：实验流片采用在线量产BCD工艺流程，仅在合金工序作了分组实验（如表1）。

流片完毕送测良率,良率分布如图4。

从实验结果来看，对于当前使用的阻挡层来说，标准组样品良率为82％左右，而经过多次合金后的样品，良率下降到60％左右，失效模式为漏电，由于采用的其他工艺条件都相同，这说明当前工艺结漏电特性较差，需要改进。

3 阻挡层改进实验

为了提升良率，改进工艺，寻找N＋结穿刺的根本原因，我们对集中可能产生BCD工艺的N＋结穿刺的原因，从阻挡层的台阶覆盖、阻挡层厚度、RTP条件到阻挡层的应力等方面进行了研究，并结合多次合金在阻挡层进行考核，实验的基本流程为：采用在线量产BCD工艺流程，但是对阻挡层分组，必要时结合多次合金，流片完毕后进行成品率测试，金属膜层应用材料公司的Endura5500上制备。

3.1 实验一：组成的台阶覆盖研究

由于采用准直溅射（Collmated Sputtering）设备可以制备出台阶覆盖质量更好的金属薄膜[3]。我们设计了分组实验分别在准直溅射设备和常规的溅射设备上制备阻挡层，并用多次合金的方法对这两种阻挡层进行考察，而其余的工艺流程均相同，具体实验设计如表2。

经过流片后进行良率测试，结果如图5，使用常规溅射和准直溅射制备的阻挡层的台阶覆盖比较如图6的SEM图片所示。

实验结果分析：采用准直溅射制备的阻挡层这一组的良率，反而不如标准组，相关的实验和分析在此不再多做阐述，经过多次合金后，准直溅射制备的阻挡层的良率极低，因此，台阶覆盖不是产生结穿刺的根本原因，采用准直溅射制备的阻挡层并不能改进结穿刺。

3.2 实验二：阻挡层厚度及RTP实验

如果阻挡层厚度不够，Al会穿过阻挡与Si反应，发生铝硅互熔，从而导致结穿刺的发生， 因此，一个改进方向是增加阻挡层厚度的实验，另一个方向为RTP温度，RTT会直接影响硅化物的电阻、阻挡层的晶粒大小、应力变化等[4、5]。我们尝试使用了不同的RTP温度下考查阻挡层与良率的关系，实验设计如表3。经过流片后进行良率测试，结果如图7、图8。

实验结果分析：增加阻挡层厚度、良率波动较大，良率对RTP温度较敏感，增加RTP温度后良率下降，因此，增加阻挡层厚度和改变RTP条件不能改进结穿刺。

3.3 实验三：阻挡层的应力研究

通过优化阻挡层工艺菜单，我们得到一种小应力的阻挡层，常规的阻挡层与改进的阻挡层的特性对如表4所示。

可以看出：

在RTP之前为压应力，而经过RTP之后为张应力；

采用优化菜单的阻挡层应力，无论是RTP前的压应力还是RTP后的张应力；都明显小于用当前菜单的制备的阻挡层应力；

经过RTP处理，优化菜单的阻挡层应力变化为2568.2Mpa，要大大小于当前菜单的制备阻挡层应力变化2969.8Mpa。

阻挡层应力试验设计如表5。

经过流片后进行良率测试，结果如图9。

实验结果分析如下：

采用改进菜单制备的小应力阻挡层样品良率稳定；

即使通过多次合金后，改进的小应力阻挡层样品良率也没有明显下降，而原来菜单制备样品的良率，在经过多次合金后会大副下降；

改进的小应力的阻挡层下，TiN阻挡层厚度从70nm增加到100nm，良率没有变化；

实验二中，经过增加RTP处理温度后良率下降的原因可以由应力来解释，经过RTP处理，阻挡层应力会从压应力向张应力转变，RTP温度过高，会出现应力变化过大，从而导致良率下降。

至此，我们找到了结穿刺的根本原因为阻挡层应力过大。

4 结论

综合以上实验，我们得以下结论：

阻挡层工艺是BCD工艺中的关键工序，BCD工艺的良率对阻挡层非常敏感；

多次合金是一种对结漏电进行考察的有效方法；

当前的阻挡层工艺窗口较小，其根本原因不是台阶覆盖、阻挡层厚度和RTP，而是应力过大。

总之，我们通过系列实验找出了BCD工艺中NMOS结漏电的根本原因，通过改进阻挡层工艺菜单，获得了一种优化的小应力阻挡层，从而大大地提高了工艺窗口，提升了产品良率和可靠性，本研究对于半导体制造工艺中金属阻挡层引起的漏电问题具有借鉴意义。