芯原股份有限公司(VeriSilicon)和中芯国际(SMIC)日前正式发布针对中芯国际的0.13微米CMOS工艺的半导体标准设计平台。该标准设计平台是针对高密度、高速及低功耗、低漏电要求为中芯国际的0.13微米CMOS工艺量身定制的，通过了中芯国际流片验证并支持业内主流EDA工具，包括Cadence、Magma、Mentor Graphics及Synopsys。 据介绍，这套平台包括存储器编译器有单口和双口静态随机存储器(Single Port/Dual Port SRAM Compiler)，扩散可编程只读存储器(Diffusion ROM Compiler)，双口寄存器组(Two-port Register File Compiler)， 标准单元库(Standard Cell Library)和输入/输出单元库(I/O Cell Library)。

        芯原的董事长兼首席执行长戴伟民博士表示：“超过500个国内外用户已经下载了芯原的标准设计平台并用于他们的设计，许多复杂的、百万门级的系统级芯片取得了一次投片成功并进入量产。我们针对中芯国际0.13微米工艺开发了低功耗、低漏电技术并用于该标准设计平台中，可较大程度降低芯片的功耗，对手持设备等领域中采用的芯片意义重大。”

       中芯国际的总裁兼CEO张汝京博士表示：“大量芯片采用了芯原为中芯国际制造工艺提供的0.25微米、0.18微米及0.15微米标准设计平台进行生产，芯原又适时提供了0.13微米标准设计平台。在我们过去近四年的合作中有很多成功的案例。芯原的标准设计平台加上其SoC设计服务能力将会促使我们国内外业务迅速增长。”<|||>