|
PQFP（Plastic Quad Flat Package）封装
PQFP封装的发展曾经推动了塑料封装SMD的流行。 这种器件的I/O管脚采用引线结构，它由许多从正方形器件四边伸出的引线组成，引线结构的材料一般是铜。器件中央的芯片靠die-bonding的方法与引线结构连在一块儿；半导体集成块的I/O则采用金线与引线结构的相应引线连接起来，这个过程叫键合（wire-bonding）。键合的传统方法是热声金球契入法（thermosonic gold ball wedge bonding）。最后用塑料浇铸到半导体集成块上面，同时引线被剪切成型（管脚就形成了）。
图1-6（a）是PQFP解剖图。PQFP的管脚就像海鸥的翅膀（翼形），而PLCC的管脚是J型的，并弯向器件的底部。
QFP的管脚间距为0.5mm时是比较合适的，其制造和组装（SMA，Surface Mount Assemble）工艺性都比较好。考虑到封装成型能力和管脚长度对电气性能的影响，一般认为当QFP的外框面积（不含管脚）超出30mm2时，就不太理性了。鉴于此，对于0.5mm pitch的QFP，其I/O管脚数要限定在200个左右。现在，有些IC制造商已经推出了0.4mm pitch的QFP。从图1-7可以看到基 于PQFP技术的各种塑料封装SMD的尺寸差异。
陶瓷或塑料QFP、PLCC多用于封装门阵列和标准蜂窝逻辑集成电路以及微处理器。而在存储器（SRAM、DRAM）和线性半导体等这类元器件中经常会看到SOP、SOJ的踪影。但不论是以上提到的任何一种种封装形式，其管脚数目都会受到成型能力和封装尺寸最小化需求的限制。
4、 PGA（Pin Grid Array）与PAC（Pad Array Carrier）
图1-8（a）描述了LCC（Leadless Chip Carrier）与PAC的差别。显然，随着有源器件I/O管脚的增加，对于I/O管脚分布在四周的封装形式，其整个尺寸也以惊人的速度庞大起来，这与封装尺寸最小化趋势背道而驰。从图1-8（b）可以看出不同封装形式的管脚数与芯片表面积的变化关系。很明显，对于大规模和超大规模集成电路，当半导体元器件的I/O管脚数超过100时，PGA和PAC封装具有不可替代的优势。
5、球形阵列封装
BGA是封装形式的一大进步，封装材料有塑料或陶瓷等。图1-9是PBGA的剖面图 。
PBGA的焊球一般为可回流的共晶合金Sn62Pb36Ag2或Sn63Pb37，在焊接时自对中能力很好；CBGA和TBGA的焊球为Sn10Pb60，熔点温度很高（304度左右），在回流焊时不会融化，其自对中能力较差。随着无铅化的逐步实施，大部分BGA器件开始采用SnAgCu作为引脚材料，
BGA封装（塑料或者陶瓷）具有很多优点：
1、可以提高集成密度和组装密度。1.27、1.0、0.8、0.5mm pitch的BGA已经非常流行。
2、SMA工艺性能较好。由于植在BGA底部的焊球（一般为SnPb共晶合金），其焊料充足，对于1.27、1.0mm pitch的BGA其焊接质量足以达到6- sigma的水 平。而且，球形管脚不像细间距QFP那样容易变形。
3、 外形尺寸小。其厚度已经可以做到1mm。
4、具有优异的电气性能。其球形管脚短小精悍，因此连接阻抗和介电常数低，其基材可以采用低耗散的材料。
从表1-1可以看出BGA管脚数在近几年可能发生的变化。在2000年，近60％的BGA，其管脚间距是1.27mm或1.00mm，其他BGA的管脚间距为0.8mm或0.5mm。到2004年，有人估计将会有近60％的BGA的管脚间距变为0.8mm或0.5mm，有一部分则会更小。
6、芯片级封装
近几年来，BGA的封装尺寸在不断减小，为了进一步提高封装效率（封装的外部尺寸与内部芯片尺寸的比率），出现了一种新型的封装形式：CSP。它的外形尺寸最多比内部的集成电路芯片大20％。其管脚间距一般为0.8～1mm，或者更小，如0.5mm。CSP提供了比BGA更短互连、更高密度和更高可靠性的组装，而且其组织工艺并不像倒装焊接那么复杂。
CSP返修困难，而且容易破碎（对于自动程度不高的工厂，必须慎重考虑是否要大量采取CSP），目前这是它的最大缺点。
7、 晶圆级封装
还有一种更小的封 装形式，叫做WSP（Wafer Scale Package），或者称之为晶圆级CSP。这是一种全新的封装概念，整个封装工艺在芯片上完成。它的封装效率是100％的，因为器件的整个大小和内部的芯片是一样的。从图1-10可以看到WSP的截面图。通过金属镀膜，芯片外置焊盘有可能要重新设置，并更改通路。这样的焊盘重置和通路更改增加了管脚间距，有利于PCB组装，在焊球下面要先放置接线柱（金属层），然后再把焊球沉积在接线端子上。最后，芯片的上表面再封上环氧树脂。WSP的管脚间距一般为0.8～1mm，它不像DCA那样在PCB组装时还要用胶进行封装。
8、倒装芯片 (Flip-Chip)
倒装芯片是一种IC芯片与下一级封装连接的技术。IC的活化面对着基板，在封装效率方面，倒装芯片技术达到了减少芯片尺寸的终点。倒装芯片的图电技术包括镀金属凸点、金柱、金属柱加聚合物、铜柱、焊料凸点和聚合物凸点等。倒装芯片的键合工艺包括热压、各向异性导电胶（ACA）、各向同性导电胶（ICA）、非导电胶和焊接等。
多芯封装形式
多芯片封装（MCP，Multichip Package），许多FLASH就是采用这种封装，通常把ROM和RAM封装在一块儿。
多芯封装（MCP）技术是在高密度多层互连基板上，采用微焊接、封装工艺将构成电子电路的各种微型元器件(裸芯片及片式元器件)组装起来，形成高密度、高性能、高可靠性的微电子产品(包括组件、部件、子系统、系统)。它是为适应现代电子系统短、小、轻、薄和高速、高性能、高可靠、低成本的发展方向而在PCB和SMT的基础上发展起来的新一代微电子封装与组装技术，是实现系统集成的有力手段。
多芯封装已有十几年的历史，MCP组装的是超大规模集成电路和专用集成电路的裸片，而不是中小规模的集成电路，技术上MCP追求高速度、高性能、高可靠和多功能，而不像一般混合IC技术以缩小体积重量为主。
结论
学习封装的目的不是为了仅仅扩充知识面，正所谓知己知彼，百战不殆，认识和理解涉及SMT工艺的基础技术知识，并借此提高我们的工艺控制能力，提高生产质量才是我们的最终目的。
参考文献：
1、《高密度组装电气互联技术原理与研究方法》，谢庆，吴兆华，电子工艺技术2003第2期。
2、《半导体封装手册》…
3、printed circuits handbook… |
