1/2月刊 2007年
  主页   本期杂志

锡晶须问题的现状与课题

摘要:

欧洲的RoHS和中国的RoHS都严禁使用有害物质铅及铅合金,电子领域元器件安装用的焊接材料Sn/Pb首当其冲。为了寻求替代产品,人们开发了不含Pb的Sn基焊料。然而不含Pb的Sn镀层易产生锡晶须,引起电子设备短路故障。为此,对锡晶须的研究又重新摆在电子工程师们面前。本文执应力学成因一说,以电子连接器的触点为叙述点,把机械地从外部到镀层表面形成的应力所产生的锡晶须定义为外部应力型,并主要叙述以连接器为中心的外部应力型晶须;另一方面,把从基底材料的扩散和表面氧化等自然现象所产生的锡晶须定义为内部应力型晶须。文中推荐了锡晶须的测试方法,阐述了锡晶须的形成机理,并简要介绍了对锡晶须研究的现状及今后的研究课题。

关键词:锡晶须;无铅化;Sn镀层;连接器;应力学

1前言
电子领域的无铅化迫使半导体器件制造商必须考虑替代铅的电镀材料,忍痛割除早已接受并使用长达30-40年的Sn/Pb镀材料。由于成本和制造业的原因,似乎使用富锡(Sn)合金成为无铅镀的主流. 然而, 富锡镀层形成潜在的"锡晶须" 导致可靠性上的问题是人所共知的,最初报道于1940年,至今仍是电子业关注的的焦点。所谓锡晶须,是非常细的单晶纤维,是近乎完美的锡晶体结构,并像毛发一样生长。据认为,锡晶须的生长是为了释放锡层内起作用的机械压力。这种晶须的典型直径为5~10微米,并且能够达到大约几个毫米的长度。锡晶须能够造成电气短路,也可能挣脱成碎片,造成机械或者其它电气问题。在该行业中,锡晶须造成的破坏性损害以十亿美元计。时至今日,对于锡晶须生长的确切过程,人们仍未完全理解。过去数十年之所以使用Sn/Pb作为标准镀覆材料,就是因为铅的加入能抑制晶须的形成。而在无铅化的今天,抑制锡晶须的形成又变成了人们必须重新面对的课题。

2 世界应对锡晶须问题的状况
为了应对锡晶须的问题,日本、美国和欧洲组织了相关的研究机构,从事研究开发解析锡晶须的生长机理、抑制对策以及试验方法等。尤其是日本以电子信息技术产业协会(JEITA)为中心,形成了产业、学校、政府一体化的锡晶须研究的国家计划,主要研究缘自基材Cu的扩散和Sn的氧化造成的锡晶须。2003年公布了研究成果,将一项锡晶须的试验方法的报告提交给国际电工委员会(IEC:international electro te-chnical commission)。
2003年日本电子信息技术产业协会(JEITA)宣布,已与美国和欧洲的业界团体就联合确立查明“锡晶须”产生机理的标准试验方法达成了协议。根据此协议,三方将制定有关锡晶须试验方法的标准规格,并将于2004年以前向国际电工委员会(IEC )提交草案。此次达成协议的三方包括JEITA、全美电子制造商协会(NEMI)和欧洲代表性机构之一英国Soldertec公司。
  当时,JEITA和NEMI、Soldertec 等三方已经认可的锡晶须试验条件包括如下3个:(1)高温高湿试验(温度为+60℃,湿度为93±2~3%);(2)耐热冲击试验(温度在-55℃或-40℃~85℃之间进行变化。不过,升温方式和高温或低温下的温度保持时间将于日后再行探讨)、(3)室温下放置试验(放置在20℃~25℃或15℃~35℃等室温条件下)。同时还议定,在2004年向IEC提交草案以前将对这3个条件以外的其他详细条件进行探讨。
美国认为解决锡晶须问题在技术上是非常困难的,所以组成了以电子行业的团体NEMI(美国全国电子制造促进会)为中心,NASA(美国国家航空航天局)、国家研究机关、大型民营企业和大学为成员的财团,投入力量进行研究。在2001年建立了一个有关锡晶须生长的测试研究项目,以确定应用于晶须生长的快速测试方法。40多家公司参加了这个研究项目。一项权威性研究称,已经收集了现存所有有关晶须生长的方法。另外,项目组还鉴定、讨论了有关晶须的形成机理、比较测试方法、晶须生长的机制和基本原理。于是形成了一个独特的项目锡晶须模式项目,可以评估不同的晶须生长原理。从这些研究成果中得到的锡晶须试验方法等也已经公诸于世。

3 电子连接器的锡晶须问题
在电子行业急于应对RoHS的多数是电子连接器制造商,他们主要是把Sn-Cu镀层用在连接器引脚上,从2002年开始逐渐向市场推销自己的产品。但到了2003年就暴露出了锡晶须的问题,不单是连接器,其它电子产品的可靠性也受到威胁,锡晶须成为整个电子行业关注的大课题。大量小型化的家用电器应用电子连接器最多,尤其是引脚间距窄更容易受到锡晶须造成的短路障害。
根据这些问题,本着解析锡晶须现象和规范锡晶须试验方法的目的,JEITA于2003年组织了电子连接器的锡晶须研究计划。从这个计划的调查结果中得知:主要发生在电子连接器上的锡晶须现象,是加在引脚连接部位等镀层上的机械外部应力造成的。
R.M.Fisher在1954年的研究中,曾得出“当Sn镀层被施加机械的外部应力时,锡晶须的成长被加速”的结论。同时也指出,锡晶须产生和成长的主要原因是当初镀层的内部应力所致。基于此,为了对尚未产生锡晶须问题的锡晶须进行评价,曾采用在无外部应力负荷的状态下进行高温高湿试验和温度循环试验等方法。后来,S.M.Arnold于1966年发表了“在Sn中含Pb达1%以上,就可起到抑制锡晶须”的报告。这一发现,使对锡晶须有抑制作用的Sn-Pb镀层在电子产品中得到广泛的应用,同时也使得对锡晶须的产生和成长现象及其它的机理的剖析大多都没有完成,这一切也是再次引发研究锡晶须问题的较大原因。

4 连接器的构造与外部应力
连接器的引脚是以Cu合金(主要是磷青铜和黄铜)为材料,经模具冲裁成形后进行镀敷加工而成的,然后把该镀敷好的引脚压入树脂制的外罩内即为最终产品。为了提高连接器的耐蚀性,已有采用基底镀Ni的方法。目前正使用的表面镀层是不含Pb的Au和Sn镀层,这些被用于应对无铅化的连接器的镀层材质由表1所示。

5 连接器的构造与锡晶须产生的倾向
来自连接器构造的锡晶须产生的危险性增高。尽管连接器被用于各式各样的制品中,但根据在印制板上的安装方法和电缆线的连接方法的不同而形状则不同。这些连接器在应用中发生锡晶须的危险性见表2。

6 锡晶须的对策与课题
    为了抑制外部应力型锡晶须的发生,连接器制造商采取了Sn系合金镀层或Sn镀层的再流焊处理等各种对策,但完全抑制锡晶须目前还是有困难。今后可列举的锡晶须抑制对策与课题见表3。

7 外部应力型锡晶须的试验方法
(1)连接器与FFC/FPC的组合嵌入试验
从JEITA的连接器的锡晶须计划的调查研究结果可知,锡晶须在室温接近15℃~25℃成长得最长,不同的镀种,其锡晶须的成长也不一样。其外部环境条件与各镀种的最长锡晶须的关系见图1。

外部应力型锡晶须在室温放置1000小时停止成长,这是周知的事实。该锡晶须成长与时间的关系见图2。由这些实验结果所得到的连接器与FFC/FPC的组合嵌入试验的最佳条件见表4。试验方法将成为今后的标准规范。


(2)负荷试验
连接器组合试验中使用实际制品做实验,作为与实际使用条件相近的锡晶须评价方法是有效的,但也是包含对连接器设计和制造过程中各种各样锡晶须的产生原因的锡晶须评价方法。JEITA连接器的锡晶须计划提出可以对不包含这么多产生锡晶须的原因的Sn系镀膜进行评价的负荷试验。这一锡晶须负荷试验方法由图3所示。

8 锡晶须产生和成长的机理
(1)内部应力型锡晶须产生和生长的机理
对这些锡晶须现象机理的解析正在逐步展开。关于锡晶须产生的机理有以表面氧化为驱动力的转移论和Sn原子通过晶界扩散作为锡晶须而生长的再结晶理论。还有在Sn镀层中,来自基底材料的Cu扩散,形成金属间化合物,施加在Sn镀层上的压缩应力成了锡晶须生长的驱动力。还有人认为因为与Sn镀层的主配向呈不同配向而产生锡晶须。锡晶须经氧化膜的裂纹而生长,该成长可用棱镜形转移图说明。这些锡晶须的产生机理与外部应力型锡晶须不同,但是由扩散和氧化等加给Sn系镀膜上压力的事实,意味着它就是锡晶须产生和成长的原因。该锡晶须产生机理的理论体系由图4所示。这些内部应力型锡晶须,因扩散和氧化是主要原因,所以在较长时间内锡晶须有成长的特性。


(2)外部应力型锡晶须产生和成长的机理
外部应力型锡晶须的特征是众所周知的,即由加在Sn系镀膜上过大的外部应力造成的,它导致锡晶须明显快速地成长。有报告认为,锡晶须的形成与受三维压缩应力和结晶粒径等的扩散蠕动现象有关。该报告中根据纳米强化法所得的Sn镀层硬度和蠕变指数,模拟加给Sn系镀膜上长时间的应力分布。研究结果认为,与JEITA观察到的锡晶须生长相对照,其结果非常一致。
9 结束语
锡晶须产生的机理是由各种复杂因素构成的,为了说明这些机理,必须有高超的解析技术,这已成为解析机理的最大障碍。尽管各连接器制造商也在实用中对锡晶须的抑制效果做检测,但为了弄清楚锡晶须究竟能生长到何种程度,增强对外部应力型锡晶须试验方法的可信性,还必须做进一步的研究。

参考资料

[1] R.M.Fisher,L.S.Darken,and K.G.Carroll:"Accelerated Growth of Tin Whiskers",Acta Metallurgica, 1954,Vol.2: 368~373.
[2] S.M.Arnold:"Repressing the Growth of Tin Whiskers", Plating, 1966,Vol.53: 96~99.
[3] B.Z.Lee and D.N.Lee:"  Spontaneous Growth Me-chanism of Tin whiskers", ActaMater,1998,Vol.10:3701-3714.
[4] 森内裕之:"ウイスカ問題の現状と課題"[J]エレクトロニクス実装学会誌,2006,9(3):143 ~146.
[5] 吴懿平:"锡晶须的生长"[J]环球SMT与封装,2006,6(5):10~12.